JPS63300560A - 絶縁ゲ−ト型バイポ−ラトランジスタ - Google Patents
絶縁ゲ−ト型バイポ−ラトランジスタInfo
- Publication number
- JPS63300560A JPS63300560A JP62136907A JP13690787A JPS63300560A JP S63300560 A JPS63300560 A JP S63300560A JP 62136907 A JP62136907 A JP 62136907A JP 13690787 A JP13690787 A JP 13690787A JP S63300560 A JPS63300560 A JP S63300560A
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- electrode
- conductivity type
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は絶縁ゲート型バイポーラトランジスタに関する
。
。
［従来の技術］
従来この種の絶縁ゲート型バイポーラトランジスタとし
ては、第３図に示されているような縦型絶縁ゲート型バ
イポーラトランジスタと第４図に示されているような横
型絶縁ゲート型バイポーラトランジスタとが知られてい
る。
ては、第３図に示されているような縦型絶縁ゲート型バ
イポーラトランジスタと第４図に示されているような横
型絶縁ゲート型バイポーラトランジスタとが知られてい
る。
第３図に示されている縦型絶縁ゲート型バイポーラトラ
ンジスタは順次積層されたコレクタ電極１６、コレクタ
領域１８、高濃度ドリフト領域１７、低濃度ベース領域
１９を有しており、低濃度ベース領域１９内には高濃度
ベース拡散領域２０が形成されている。この高濃度ベー
ス拡散領域２０内には更にエミッタ拡散領域１３が形成
されており、高濃度ベース拡散領域２０間にはゲート絶
縁膜を介して低濃度ベース領域１９に平行なポリシリコ
ンゲート電極１４がパターン形成されている。これらの
ポリシリコンゲート電極１４は絶縁膜でエミッタ電極１
５から絶縁されている。
ンジスタは順次積層されたコレクタ電極１６、コレクタ
領域１８、高濃度ドリフト領域１７、低濃度ベース領域
１９を有しており、低濃度ベース領域１９内には高濃度
ベース拡散領域２０が形成されている。この高濃度ベー
ス拡散領域２０内には更にエミッタ拡散領域１３が形成
されており、高濃度ベース拡散領域２０間にはゲート絶
縁膜を介して低濃度ベース領域１９に平行なポリシリコ
ンゲート電極１４がパターン形成されている。これらの
ポリシリコンゲート電極１４は絶縁膜でエミッタ電極１
５から絶縁されている。
一方、第４図に示されている横型ゲート絶縁型バイポー
ラトランジスタについては第３図に示された縦型絶縁ゲ
ート型バイポーラトランジスタの対応する構成に付され
た番号のみ付して説明を省略する。
ラトランジスタについては第３図に示された縦型絶縁ゲ
ート型バイポーラトランジスタの対応する構成に付され
た番号のみ付して説明を省略する。
上記従来の絶縁ゲート型バイポーラトランジスタの製造
に際しては、ポリシリコンゲート電極１４を形成した後
に該ポリシリコンゲート電極１４をマスクにしてセルフ
ァライン方式で二重拡散を実施し、ゲート電極１４下に
チャンネル領域を形成していわゆるＤＳＡ構造を得てい
た。
に際しては、ポリシリコンゲート電極１４を形成した後
に該ポリシリコンゲート電極１４をマスクにしてセルフ
ァライン方式で二重拡散を実施し、ゲート電極１４下に
チャンネル領域を形成していわゆるＤＳＡ構造を得てい
た。
第５図は上述の絶縁ゲート型バイポーラトランジスタの
等価回路図であり、図中、ａはエミッタ電極、ｂはコレ
クタ電極、Ｃはゲート電極、Ｒｂはチャンネル部直下の
高濃度領域のベース抵抗、Ｒｐは高濃度領域のベース抵
抗、Ｒｃｈはチャンネル抵抗、Ｒは低濃度領域のベース
抵抗をそれぞれ示している。
等価回路図であり、図中、ａはエミッタ電極、ｂはコレ
クタ電極、Ｃはゲート電極、Ｒｂはチャンネル部直下の
高濃度領域のベース抵抗、Ｒｐは高濃度領域のベース抵
抗、Ｒｃｈはチャンネル抵抗、Ｒは低濃度領域のベース
抵抗をそれぞれ示している。
［発明が解決しようとする問題点コ
しかしながら、上述の従来の絶縁ゲート型バイポーラト
ランジスタではＤＳＡ型のＭＯＳ）ランジスタを形成し
ていたので、第５図の゛等価回路で示されている抵抗Ｒ
ｂを小さくすることができず、小数キャリア効果による
この抵抗部分の電圧降下が発生し、寄生トランジスタが
オンしてラッチアップ現象が発生し、バイポーラトラン
ジスタを破壊してしまうという問題点があった。
ランジスタではＤＳＡ型のＭＯＳ）ランジスタを形成し
ていたので、第５図の゛等価回路で示されている抵抗Ｒ
ｂを小さくすることができず、小数キャリア効果による
この抵抗部分の電圧降下が発生し、寄生トランジスタが
オンしてラッチアップ現象が発生し、バイポーラトラン
ジスタを破壊してしまうという問題点があった。
更に、従来例ではチャンネル領域の導電型が低濃度ベー
ス領域１９の導電型に一致するので、低濃度ベース領域
１９とは反対の導電型のチャンネル領域を有するＭＯＳ
）ランジスタを形成することができず、かかる絶縁ゲー
ト型バイポーラトランジスタを使用した集積回路の構成
に制限があるという問題点もあった。
ス領域１９の導電型に一致するので、低濃度ベース領域
１９とは反対の導電型のチャンネル領域を有するＭＯＳ
）ランジスタを形成することができず、かかる絶縁ゲー
ト型バイポーラトランジスタを使用した集積回路の構成
に制限があるという問題点もあった。
［問題点を解決するための手段］
本発明に係る絶縁ゲート型バイポーラトランジスタは、
第１導電型の半導体基板の表面部に形成されたベース領
域と、上記半導体基板中に形成された第２導電型のコレ
クタ領域と、上記半導体基板の表面部に形成され上記コ
レクタ領域から離隔した第２導電型のエミッタ領域と、
電界効果型トランジスタと、上記エミッタ領域に隣接し
て形成されエミッタ領域と共に上記電界効果型トランジ
スタのチャンネル領域を提供すると共に上記電界効果ト
ランジスタのゲート電極にゲート絶縁膜を介して対向す
るオフセットゲート形成領域とを有することを特徴とし
ている。
第１導電型の半導体基板の表面部に形成されたベース領
域と、上記半導体基板中に形成された第２導電型のコレ
クタ領域と、上記半導体基板の表面部に形成され上記コ
レクタ領域から離隔した第２導電型のエミッタ領域と、
電界効果型トランジスタと、上記エミッタ領域に隣接し
て形成されエミッタ領域と共に上記電界効果型トランジ
スタのチャンネル領域を提供すると共に上記電界効果ト
ランジスタのゲート電極にゲート絶縁膜を介して対向す
るオフセットゲート形成領域とを有することを特徴とし
ている。
［実施例］
次に、本発明の実施例を図面を参照して説明する。
第１図は本発明の第１実施例の構造を示す断面図であり
、図中、１は第１導電型の半導体基板であり、この半導
体基板１の表面部には第２導電型のエミッタ拡散領域２
とベース拡散領域３と高濃度のバックゲート領域１１と
が形成されている。
、図中、１は第１導電型の半導体基板であり、この半導
体基板１の表面部には第２導電型のエミッタ拡散領域２
とベース拡散領域３と高濃度のバックゲート領域１１と
が形成されている。
ベース拡散領域３内には第２導電型のコレクタ拡散領域
４が形成されており、半導体基板１０表面を覆う絶縁膜
にはエミッタコンタクト孔とコレクタコンタク孔とベー
スコンタクト孔とが形成されており、これらのコンタク
ト孔を介してエミッタ電極７とコレクタ電極８とバック
ゲート電極１２とがエミッタ領域２とコレクタ拡散領域
４とバックゲート領域１１とにそれぞれ接続している。
４が形成されており、半導体基板１０表面を覆う絶縁膜
にはエミッタコンタクト孔とコレクタコンタク孔とベー
スコンタクト孔とが形成されており、これらのコンタク
ト孔を介してエミッタ電極７とコレクタ電極８とバック
ゲート電極１２とがエミッタ領域２とコレクタ拡散領域
４とバックゲート領域１１とにそれぞれ接続している。
エミッタ領域２に隣接するオフセットゲート形成領域９
上には薄いゲート絶縁膜を介してポリシリコンのゲート
電極５が設けられており、ゲート電極５とエミッタ電極
７どの間には眉間絶縁膜６が介在している。従って、ゲ
ート電極５を含む電界効果トランジスタのチャンネルを
オフセットゲート型にすることができ、従来の二重拡散
では不可能であった抵抗成分の低下を図ることができ、
ラッチアップ現象を防止することができる。また、半導
体基板と逆導電型のチャンネルも形成することがてきる
。
上には薄いゲート絶縁膜を介してポリシリコンのゲート
電極５が設けられており、ゲート電極５とエミッタ電極
７どの間には眉間絶縁膜６が介在している。従って、ゲ
ート電極５を含む電界効果トランジスタのチャンネルを
オフセットゲート型にすることができ、従来の二重拡散
では不可能であった抵抗成分の低下を図ることができ、
ラッチアップ現象を防止することができる。また、半導
体基板と逆導電型のチャンネルも形成することがてきる
。
第２図は本発明の第２実施例の構造を示す断面図である
。第１実施例と同一構成の部分には同一番号のみ付して
説明は省略する。第２図において、１０はオフセットゲ
ート形成領域９の形成される部分を含む高濃度シールド
ベース領域であり、この高濃度シールドベース領域１０
は寄生トランジスタがオンするのを防止している。従っ
て、本実施例では第１実施例よりも更に破壊耐量を向上
させろことができる。
。第１実施例と同一構成の部分には同一番号のみ付して
説明は省略する。第２図において、１０はオフセットゲ
ート形成領域９の形成される部分を含む高濃度シールド
ベース領域であり、この高濃度シールドベース領域１０
は寄生トランジスタがオンするのを防止している。従っ
て、本実施例では第１実施例よりも更に破壊耐量を向上
させろことができる。
［発明の作用および効果コ
以上説明してきたように、本発明に係る絶縁ゲート型バ
イポーラトランジスタでは電界効果型トランジスタのチ
ャンネル領域をエミッタ領域と共にオフセットゲート形
成領域で構成してオフセット構造にしたので、チャンネ
ル領域以外の領域の不純物濃度を任意に設定することが
でき、この部分の抵抗を低下させることができる。従っ
て、寄生トランジスタのラッチアップ現象を防止でき、
トランジスタの破壊を防止できるという効果を得られる
。 更に、基板の導電型に拘らずチャンネルの導電型を
決定することができるので、集積回路の構成素子にする
と回路構成の自由度が向上するという効果も得られる。
イポーラトランジスタでは電界効果型トランジスタのチ
ャンネル領域をエミッタ領域と共にオフセットゲート形
成領域で構成してオフセット構造にしたので、チャンネ
ル領域以外の領域の不純物濃度を任意に設定することが
でき、この部分の抵抗を低下させることができる。従っ
て、寄生トランジスタのラッチアップ現象を防止でき、
トランジスタの破壊を防止できるという効果を得られる
。 更に、基板の導電型に拘らずチャンネルの導電型を
決定することができるので、集積回路の構成素子にする
と回路構成の自由度が向上するという効果も得られる。
第１図は本発明の第１実施例の構造を示す断面図、
第２図は本発明の第２実施例の構造を示す断面図、
第３図は従来の縦型絶縁ゲート型バイポーラトランジス
タの構造を示す断面図、 第４図は従来の横型絶縁ゲート型バイポーラトランジス
タの構造を示す断面図、 第５図は従来の絶縁ゲート型バイポーラトランジスタの
等価回路図である。 １・・・・・・半導体基板、 ２・・・・・・エミッタ拡散領域、 ３・・・・・・ベース拡散領域、 ４・・・・・・コレクタ拡散領域、 ５・・・・・・ゲート電極、 ６・・・・・・層間絶縁膜、 ７・・・・・・エミッタ電極、 ８・・・・・・コレクタ電［ｉ、 ９・・・・・・オフセットゲート形成領域、１０・・・
・・高濃度シールドベース領域。 特許出願人 日本電気株式会社 代理人 弁理士 桑 井 清 − 第１図 第２図 １ｂ 第３図 第４図 第５図
タの構造を示す断面図、 第４図は従来の横型絶縁ゲート型バイポーラトランジス
タの構造を示す断面図、 第５図は従来の絶縁ゲート型バイポーラトランジスタの
等価回路図である。 １・・・・・・半導体基板、 ２・・・・・・エミッタ拡散領域、 ３・・・・・・ベース拡散領域、 ４・・・・・・コレクタ拡散領域、 ５・・・・・・ゲート電極、 ６・・・・・・層間絶縁膜、 ７・・・・・・エミッタ電極、 ８・・・・・・コレクタ電［ｉ、 ９・・・・・・オフセットゲート形成領域、１０・・・
・・高濃度シールドベース領域。 特許出願人 日本電気株式会社 代理人 弁理士 桑 井 清 − 第１図 第２図 １ｂ 第３図 第４図 第５図
Claims (1)
- 【特許請求の範囲】 第１導電型の半導体基板の表面部に形成されたベース領
域と、 上記半導体基板に形成された第２導電型のコレクタ領域
と、 上記半導体基板の表面部に形成され上記コレクタ領域か
ら離隔した第２導電型のエミッタ領域と、上記エミッタ
領域をチャンネル領域の一部とする電界効果型トランジ
スタとを備えた絶縁ゲート型バイポーラトランジスタに
おいて、 上記エミッタ領域に隣接して形成されエミッタ領域と共
に上記電界効果型トランジスタのチャンネル領域を提供
すると共に上記電界効果トランジスタのゲート電極にゲ
ート絶縁膜を介して対向するオフセットゲート形成領域
を更に有することを特徴とする絶縁ゲート型バイポーラ
トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62136907A JPS63300560A (ja) | 1987-05-29 | 1987-05-29 | 絶縁ゲ−ト型バイポ−ラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62136907A JPS63300560A (ja) | 1987-05-29 | 1987-05-29 | 絶縁ゲ−ト型バイポ−ラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63300560A true JPS63300560A (ja) | 1988-12-07 |
Family
ID=15186358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62136907A Pending JPS63300560A (ja) | 1987-05-29 | 1987-05-29 | 絶縁ゲ−ト型バイポ−ラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63300560A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0496377A (ja) * | 1990-08-13 | 1992-03-27 | Matsushita Electron Corp | 半導体装置 |
-
1987
- 1987-05-29 JP JP62136907A patent/JPS63300560A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0496377A (ja) * | 1990-08-13 | 1992-03-27 | Matsushita Electron Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08264764A (ja) | 半導体装置 | |
| US4639757A (en) | Power transistor structure having an emitter ballast resistance | |
| JP2877408B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPH0618255B2 (ja) | 半導体装置 | |
| JPH07142731A (ja) | パワーデバイスおよびそれを形成するための方法 | |
| JP2000068372A (ja) | 半導体デバイス及びその製造方法 | |
| JPS63300560A (ja) | 絶縁ゲ−ト型バイポ−ラトランジスタ | |
| JP3217552B2 (ja) | 横型高耐圧半導体素子 | |
| JPS6353972A (ja) | 複合半導体装置 | |
| JPH0837299A (ja) | 半導体集積回路の保護回路 | |
| JPH04127574A (ja) | 縦型絶縁ゲート電界効果トランジスタ | |
| JP3130645B2 (ja) | 高耐圧ｍｏｓトランジスタ | |
| JPS62133763A (ja) | Ｍｏｓトランジスタ | |
| JPH0541523A (ja) | 半導体装置 | |
| JP3233002B2 (ja) | 電界効果トランジスタ | |
| JPH0432754Y2 (ja) | ||
| JPS6369271A (ja) | 半導体装置及びその製造方法 | |
| JPH05129425A (ja) | 半導体装置およびその製造方法 | |
| JPH09191054A (ja) | Ｃｍｏｓトランジスタ | |
| KR20010068223A (ko) | 반도체소자 | |
| JPH0566742B2 (ja) | ||
| JP2722415B2 (ja) | 半導体素子の製造方法 | |
| JPS60173869A (ja) | 半導体集積回路装置 | |
| JPS61236170A (ja) | 定電圧ダイオ−ド | |
| JPH03120830A (ja) | 半導体装置 |