JPS6331880B2

JPS6331880B2 -

Info

Publication number: JPS6331880B2
Application number: JP55089229A
Authority: JP
Inventors: Toshihiro Okabe
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1980-07-02
Filing date: 1980-07-02
Publication date: 1988-06-27
Also published as: JPS5715297A

Description

【発明の詳細な説明】本発明は、メモリ素子に関するもので、特に自
動診断が可能な周辺回路を備えたメモリ素子に関
するものである。

従来より、情報処理装置等における装置の診断
方法としては、被診断装置が持つ機能に着目して
行う機能的診断と、単に回路構成のみに着目して
行う非機能的診断とがある。

このうち、非機能的診断方法は、論理回路内の
任意のフリツプ・フロツプに着目し、そのフリツ
プ・フロツプをセツト・リセツトするための入力
信号を逆にたどり、別のフリツプ・フロツプに到
達したとき、後者の入力フリツプ・フロツプと前
者の出力フリツプ・フロツプで囲まれる組み合せ
回路を単位として、被診断装置をこのような単位
に分割する。次に、分割された組み合せ回路ごと
に入力フリツプ・フロツプにデータを設定し、そ
のデータが出力フリツプ・フロツプに反映された
結果を観測して、期待値を照合することにより組
み合せ回路の診断を行う。診断時に入力フリツ
プ・フロツプに設定するデータは、人間の思考に
より人手で作成される場合もあるが、一般的に
は、プログラムにより自動的に作成される。

このように、非機能的診断方法は、装置の組み
合せ回路を診断の対象にしているため、組み合せ
回路に分割できないメモリ素子を含む回路等は非
機能的診断の対象外となつている。そのため、メ
モリ素子周辺回路を診断する場合、人手による機
能的診断のみが行われている。

一方、メモリ素子自体に対するテスト・プログ
ラムによる診断は、ソフトウエアにより最悪パタ
ーンやその他の試験パターンを記憶装置に与え、
これを読み出し照合して試験を行う。

情報処理装置等の電子機器には多くのメモリ素
子が組み込まれており、今後益々増加の傾向にあ
るが、メモリ周辺回路の機能別診断を行う場合
に、人手作業が多くなるので手間と時間の浪費が
大きくなる。また、機能的診断は、被診断論理の
熟知者を必要とし、かつ人手によるため、診断不
足および診断誤りの生じるおそれがある。

本発明の目的は、このような従来の欠点を除去
するため、自動的に作成された診断データにより
簡単に診断ができる周辺回路を備えたメモリ素子
を提供することにある。

本発明のメモリ素子は、素子選択信号と、ライ
ト・リード制御信号と、アドレス信号と、入力デ
ータ信号と、出力データ信号の各ラインを有する
メモリ素子において、アドレス信号を記憶する記
憶回路および記憶回路の内容を取り出す制御回路
を設けて、アクセス時のアドレス信号の情報を記
憶することを特徴としている。

以下、本発明の実施例を、図面により説明す
る。

第１図は、本発明の実施例を示すメモリ素子の
構成図である。

第１図では、便宜上４ビツトの記憶容量を有す
るメモリ素子が示されており、データを記憶する
記憶回路をフリツプ・フロツプ５と仮定して説明
する。

第１図に示すメモリ素子は、アドレス・デコー
ダ１、書き込み制御信号反転ゲート２、データ書
き込みクロツク信号作成アンド・ゲート３データ
読み出し制御信号作成アンド・ゲート４データ記
憶フリツプ・フロツプ５、およびデータ読み出し
選択アンド・ゲート７を備える他に新しくアドレ
ス記憶フリツプ・フロツプ６、アドレス読み出し
選択アンド・ゲート８、およびアドレス書き込み
クロツク信号作成ゲート９を備えており、アドレ
ス信号４０，４１をデコーダ１に接続するととも
に、フリツプ・フロツプ６の入力データとする。

アンド・ゲート３は、メモリ素子選択信号CS
書き込み制御信号WE、およびアドレス・デコー
ダ１の出力信号が入力されることにより、フリツ
プ・フロツプ５のクロツク信号を作成する。

また、アンド・ゲート４は、アンド・ゲート３
の書き込み制御信号WEのかわりに、その信号
WEの反転信号が入力されているほかは、アン
ド・ゲート３と同一信号が入力され、アンド・ゲ
ート７に読み出し同期信号を与える。

フリツプ・フロツプ５のクロツク端子にはアン
ド・ゲート３の出力が、またデータ入力端子には
データ信号DINが、それぞれ接続されており、
フリツプ・フロツプ５はクロツクが入力されたと
きにデータ信号DINの情報を記憶する。

アンド・ゲート７は、フリツプ・フロツプ５の
出力およびアンド・ゲート４の出力を入力とし、
アンド・ゲート４の出力によりフリツプ・フロツ
プ５の１つの選択してデータ出力信号DOUTを
取り出し、これを送出する。

アンド・ゲート９は、メモリ素子選択信号CS
および書き込み制御信号WEの反転信号を入力し
フリツプ・フロツプ６のクロツク信号を作成す
る。

フリツプ・フロツプ６のクロツク端子には、ア
ンド・ゲート９の出力が、またデータ入力端子に
はアドレス信号４０，４１が、それぞれ入力され
る。

アンド・ゲート８は、データ書き込みクロツク
信号作成アンド・ゲート３の出力とフリツプ・フ
ロツプ６の出力を入力とし、アンド・ゲート３の
出力によりフリツプ・フロツプ６の１つを選択し
て、データ出力信号DOUTを取り出し、これを
送出する。

第２図は、第１図の動作説明図である。

第２図の“１”、“０”は、それぞれ真理値を示
している。

素子選択信号CSが“０”のときは、すべての
フリツプ・フロツプ５，６に対する書き込み動作
は禁止され、かつデータ出力信号DOUTは“０”
である。

素子選択信号CSが“１”で、かつ書き込み制
御信号が“０”のときは、アドレス信号４０，４
１によりフリツプ・フロツプ５の１つが選択さ
れ、データ出力信号DOUTが取り出されると同
時に、アドレス信号４０，４１がそれぞれフリツ
プ・フロツプ６に記憶される。

素子選択信号CSが“１”で、かつ書き込み制
御信号WEが“１”のときは、アドレス信号４
０，４１により選択されたフリツプ・フロツプ５
の１つにデータ信号DINの情報が記憶されると
同時に、フリツプ・フロツプ６の１つが選択さ
れ、データ出力信号DOUTが取り出される。

第２図から明らかなように、本発明では、メモ
リ素子の読み出し動作時にはアドレス信号の情報
が記憶され、メモリ素子の書き込み動作時には、
読み出し動作時に記憶されたアドレス信号の情報
が読み出されるという動作関係になる。

アドレス信号線対応にフリツプ・フロツプ６を
設けることにより、メモリ素子周辺回路を、メモ
リ素子内のアドレス記憶フリツプ・フロツプ６を
出力フリツプ・フロツプとする組み合せ回路に分
割することができるので、メモリ素子周辺回路も
自動的に作成された診断データによる診断が可能
となる。

なお、第１図においては、アドレス信号線の本
数は２本であるが、アドレス信号線が３本以上あ
るメモリ素子においても、全く同じようにして、
アドレス信号線に対応してアドレス記憶フリツ
プ・フロツプを追加すればよい。また、第１図で
は、メモリ素子に対する入出力信号本数を増加さ
せることなく、アドレス信号を記憶するように構
成しているが、アドレス信号の記憶制御専用の信
号を設けるならば、データ記憶フリツプ・フロツ
プの内容を破壊することなくアドレス信号を記憶
することができる。

以上説明したように、本発明によれば、メモリ
素子のアドレス信号線対応に記憶回路を設けるの
で、その記憶回路を中心に組み合せ回路を構成し
て、メモリ素子の周辺回路を自動的に作成された
診断データにより診断することができる。したが
つて、メモリ素子が組み込まれた装置の非機能的
診断を、人手を煩わすことなく行うことができる
ので、手間と時間の節約が計れかつ正確な診断結
果が得られる。

【図面の簡単な説明】

第１図は本発明の実施例を示すメモリ素子の構
成図、第２図は第１図における動作説明図であ
る。１……アドレス・デコーダ、２……反転ゲー
ト、３，４，７，８，９……アンド・ゲート、
５，６……フリツプ・フロツプ、Ａ０，Ａ１……
アドレス信号、WE……書き込み制御信号、CS…
…素子選択信号、DIN……データ入力、DOUT
……データ出力。

Claims

【特許請求の範囲】

１素子選択信号と、ライト・リード制御信号
と、アドレス信号と、入力信号と、出力信号の各
ラインを介してアクセスされる第１の記憶回路を
有するメモリ素子において、前記アドレス信号を
記憶する第２の記憶回路と、該第２の記憶回路の
内容を取り出す制御回路と前記第１の記憶回路か
らデータをリードする時、前記第２の記憶回路に
前記アドレス信号を記憶し、前記第１の記憶回路
にデータをライトする時、前記第２の記憶回路か
ら前記アドレス信号を読出す制御手段を設け非機
能的診断を行なうよう構成したことを特徴とする
メモリ素子。