JPS633342B2 - - Google Patents
Info
- Publication number
- JPS633342B2 JPS633342B2 JP58120567A JP12056783A JPS633342B2 JP S633342 B2 JPS633342 B2 JP S633342B2 JP 58120567 A JP58120567 A JP 58120567A JP 12056783 A JP12056783 A JP 12056783A JP S633342 B2 JPS633342 B2 JP S633342B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- flip
- flops
- output
- scan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
この発明は論理回路の出力を保持し、かつ独立
に動作するレジスタを少くとも２つもつ論理装置
におけるスキヤンレジスタ構成方法に関する。
に動作するレジスタを少くとも２つもつ論理装置
におけるスキヤンレジスタ構成方法に関する。
論理装置、例えば１つのLSI内に含まれている
レジスタ（スキヤンレジスタ）を選択し、そのス
キヤンレジスタに外部よりスキヤンパスを通じて
シリアルなテストデータを入力し、そのスキヤン
レジスタのデータを前記LSIの論理回路へ入力し
てその論理回路をテストすることが行われてい
る。このテストを行うため論理回路の出力が並列
に与えられるレジスタをスキヤンレジスタに構成
する必要がある。このスキヤンレジスタを構成す
るため従来においては次のようにして行われてい
た。
レジスタ（スキヤンレジスタ）を選択し、そのス
キヤンレジスタに外部よりスキヤンパスを通じて
シリアルなテストデータを入力し、そのスキヤン
レジスタのデータを前記LSIの論理回路へ入力し
てその論理回路をテストすることが行われてい
る。このテストを行うため論理回路の出力が並列
に与えられるレジスタをスキヤンレジスタに構成
する必要がある。このスキヤンレジスタを構成す
るため従来においては次のようにして行われてい
た。
即ち例えばLSIとされた論理装置内において第
１図に示すように論理回路１の出力が、クロツク
で動作するフリツプフロツプ２〜５から成るレ
ジスタ６へ並列に格納されるように構成されてい
る場合に、第２図に示すように論理回路１の各ビ
ツト出力は選択回路７〜１０へそれぞれ供給さ
れ、選択回路７〜１０の各出力はそれぞれフリツ
プフロツプ２〜５へ供給され、これらフリツプフ
ロツプ２〜５の出力はクロツクとは排他的なク
ロツクで動作するフリツプフロツプ１１〜１４
へ供給される。フリツプフロツプ１１〜１３の出
力はそれぞれ選択回路８〜１０の他方の入力側へ
供給される。選択回路７の他方の入力側は外部端
子１５に接続され、フリツプフロツプ１４の出力
側は外部端子１６に接続される。選択回路７〜１
０は端子１７の制御信号によりその２つの入力の
一方を選択して出力する。
１図に示すように論理回路１の出力が、クロツク
で動作するフリツプフロツプ２〜５から成るレ
ジスタ６へ並列に格納されるように構成されてい
る場合に、第２図に示すように論理回路１の各ビ
ツト出力は選択回路７〜１０へそれぞれ供給さ
れ、選択回路７〜１０の各出力はそれぞれフリツ
プフロツプ２〜５へ供給され、これらフリツプフ
ロツプ２〜５の出力はクロツクとは排他的なク
ロツクで動作するフリツプフロツプ１１〜１４
へ供給される。フリツプフロツプ１１〜１３の出
力はそれぞれ選択回路８〜１０の他方の入力側へ
供給される。選択回路７の他方の入力側は外部端
子１５に接続され、フリツプフロツプ１４の出力
側は外部端子１６に接続される。選択回路７〜１
０は端子１７の制御信号によりその２つの入力の
一方を選択して出力する。
常時は論理回路１の出力が選択回路７〜１０で
選択されてフリツプフロツプ２〜５に並列に入力
され、図に示してない他の論理回路へ供給され
る。端子１７にスキヤンモードに設定する制御信
号が与えられると選択回路７は外部端子１５を、
選択回路８〜１０はフリツプフロツプ１１〜１３
の出力をそれぞれ選択し、外部端子１５よりのテ
ストデータはクロツクでフリツプフロツプ２へ
入力され、これよりクロツクでフリツプフロツ
プ１１にシフトされ、次にクロツクが印加され
ると、フリツプフロツプ１１のデータは選択回路
８を通してフリツプフロツプ３へシフトし、以下
同様の動作を行い、最終的には外部端子１６にデ
ータが出力される。このようにしてフリツプフロ
ツプ２〜５（レジスタ６）はスキヤンレジスタと
して構成される。
選択されてフリツプフロツプ２〜５に並列に入力
され、図に示してない他の論理回路へ供給され
る。端子１７にスキヤンモードに設定する制御信
号が与えられると選択回路７は外部端子１５を、
選択回路８〜１０はフリツプフロツプ１１〜１３
の出力をそれぞれ選択し、外部端子１５よりのテ
ストデータはクロツクでフリツプフロツプ２へ
入力され、これよりクロツクでフリツプフロツ
プ１１にシフトされ、次にクロツクが印加され
ると、フリツプフロツプ１１のデータは選択回路
８を通してフリツプフロツプ３へシフトし、以下
同様の動作を行い、最終的には外部端子１６にデ
ータが出力される。このようにしてフリツプフロ
ツプ２〜５（レジスタ６）はスキヤンレジスタと
して構成される。
このように従来においてはレジスタ６をスキヤ
ンレジスタ化するには選択回路７〜１０及びフリ
ツプフロツプ１１〜１４を付加する必要があるた
め、比較的多くの金物量を必要とする欠点があつ
た。なおフリツプフロツプ２〜５を直接直列に接
続する場合は１クロツクでフリツプフロツプ２の
内容がフリツプフロツプ５へ達しスキヤンレジス
タとして動作できない。
ンレジスタ化するには選択回路７〜１０及びフリ
ツプフロツプ１１〜１４を付加する必要があるた
め、比較的多くの金物量を必要とする欠点があつ
た。なおフリツプフロツプ２〜５を直接直列に接
続する場合は１クロツクでフリツプフロツプ２の
内容がフリツプフロツプ５へ達しスキヤンレジス
タとして動作できない。
〈発明の概要〉
この発明の目的は少ない金物量の付加でスキヤ
ンレジスタを構成することができるスキヤンレジ
スタ構成方法を提供することにある。
ンレジスタを構成することができるスキヤンレジ
スタ構成方法を提供することにある。
論理装置には一般に独立に動作する、つまり動
作クロツクが異なるレジスタが存在している。こ
の発明によればこれら独立に動作するレジスタを
ビツトごとに交互に直列に接続することによりス
キヤンレジスタを構成する。
作クロツクが異なるレジスタが存在している。こ
の発明によればこれら独立に動作するレジスタを
ビツトごとに交互に直列に接続することによりス
キヤンレジスタを構成する。
〈実施例〉
第３図はこの発明によるスキヤンレジスタ構成
方法の実施例を示す。一つの論理装置内に論理回
路２０及び３０が設けられてあり、フリツプフロ
ツプ２５〜２８よりなるレジスタ２９に論理回路
２０の出力が保持され、フリツプフロツプ３５〜
３８よりなるレジスタ３９に論理回路３０の出力
が保持される。フリツプフロツプ２５〜２８はク
ロツクで動作し、フリツプフロツプ３５〜３８
はクロツクで動作し、つまりフリツプフロツプ
２５〜２８と独立に動作するものである。
方法の実施例を示す。一つの論理装置内に論理回
路２０及び３０が設けられてあり、フリツプフロ
ツプ２５〜２８よりなるレジスタ２９に論理回路
２０の出力が保持され、フリツプフロツプ３５〜
３８よりなるレジスタ３９に論理回路３０の出力
が保持される。フリツプフロツプ２５〜２８はク
ロツクで動作し、フリツプフロツプ３５〜３８
はクロツクで動作し、つまりフリツプフロツプ
２５〜２８と独立に動作するものである。
この発明においては論理回路２０の出力側とフ
リツプフロツプ２５〜２８との間にそれぞれ第１
選択回路２１〜２４が挿入され、また論理回路３
０の出力側とフリツプフロツプ３５〜３８との間
に第２選択回路３１〜３４がそれぞれ挿入され
る。第１選択回路２１の他方の入力側に外部端子
１５が接続され、第１選択回路２２〜２４の他方
の入力側にフリツプフロツプ３５〜３７の出力側
がそれぞれ接続される。第２選択回路３１〜３４
の他方の入力側にフリツプフロツプ２５〜２８の
出力側がそれぞれ接続され、フリツプフロツプ３
８の出力側は外部端子１６に接続される。選択回
路２１〜２４及び３１〜３４は端子１７の制御信
号によりその入力が切換えられる。
リツプフロツプ２５〜２８との間にそれぞれ第１
選択回路２１〜２４が挿入され、また論理回路３
０の出力側とフリツプフロツプ３５〜３８との間
に第２選択回路３１〜３４がそれぞれ挿入され
る。第１選択回路２１の他方の入力側に外部端子
１５が接続され、第１選択回路２２〜２４の他方
の入力側にフリツプフロツプ３５〜３７の出力側
がそれぞれ接続される。第２選択回路３１〜３４
の他方の入力側にフリツプフロツプ２５〜２８の
出力側がそれぞれ接続され、フリツプフロツプ３
８の出力側は外部端子１６に接続される。選択回
路２１〜２４及び３１〜３４は端子１７の制御信
号によりその入力が切換えられる。
外部端子１７に制御信号を与えて選択回路２１
〜２４及び３１〜３４をスキヤンモードに設定す
ると、端子１５のデータはクロツクでフリツプ
フロツプ２５に入力され、クロツクでフリツプ
フロツプ２５のデータは選択回路３１を通してフ
リツプフロツプ３５にシフトされ、次にクロツク
でフリツプフロツプ３５のデータは選択回路２
２を通してフリツプフロツプ２６にシフトされ、
以下同様にしてレジスタ２９，３９の各フリツプ
フロツプを交互に順次通り、端子１６にデータは
出力される。つまりレジスタ２９，３９によりス
キヤンレジスタが構成される。なおフリツプフロ
ツプ２５〜２８の各出力はレジスタ２９の各ビツ
ト出力を構成し、フリツプフロツプ３５〜３８の
各出力はレジスタ３９の各ビツト出力を構成して
いる。
〜２４及び３１〜３４をスキヤンモードに設定す
ると、端子１５のデータはクロツクでフリツプ
フロツプ２５に入力され、クロツクでフリツプ
フロツプ２５のデータは選択回路３１を通してフ
リツプフロツプ３５にシフトされ、次にクロツク
でフリツプフロツプ３５のデータは選択回路２
２を通してフリツプフロツプ２６にシフトされ、
以下同様にしてレジスタ２９，３９の各フリツプ
フロツプを交互に順次通り、端子１６にデータは
出力される。つまりレジスタ２９，３９によりス
キヤンレジスタが構成される。なおフリツプフロ
ツプ２５〜２８の各出力はレジスタ２９の各ビツ
ト出力を構成し、フリツプフロツプ３５〜３８の
各出力はレジスタ３９の各ビツト出力を構成して
いる。
〈効果〉
このようにこの発明によればフリツプフロツプ
２５〜２８から成るレジスタ２９及びフリツプフ
ロツプ３５〜３８から成るレジスタ３９をスキヤ
ンレジスタ化するにはそれぞれ選択回路２１〜２
４，３１〜３４を付加するだけで実現でき、第１
図に示した従来の構成方法によれば各レジスタに
対しその構成フリツプフロツプと同数のフリツプ
フロツプを更に設けた場合と比較して構成金物量
を削減することができる。
２５〜２８から成るレジスタ２９及びフリツプフ
ロツプ３５〜３８から成るレジスタ３９をスキヤ
ンレジスタ化するにはそれぞれ選択回路２１〜２
４，３１〜３４を付加するだけで実現でき、第１
図に示した従来の構成方法によれば各レジスタに
対しその構成フリツプフロツプと同数のフリツプ
フロツプを更に設けた場合と比較して構成金物量
を削減することができる。
第１図は論理回路とその出力レジスタを示す
図、第２図は第１図に示したレジスタを従来方法
により構成したスキヤンレジスタを示す図、第３
図はこの発明によるスキヤンレジスタ構成方法の
一実施例を示す図である。 ２０，３０：論理回路、２１〜２４，３１〜３
４：選択回路、２５〜２８：クロツクで動作す
るフリツプフロツプ、３５〜３８：クロツクで
動作するフリツプフロツプ、２９，３９：レジス
タ。
図、第２図は第１図に示したレジスタを従来方法
により構成したスキヤンレジスタを示す図、第３
図はこの発明によるスキヤンレジスタ構成方法の
一実施例を示す図である。 ２０，３０：論理回路、２１〜２４，３１〜３
４：選択回路、２５〜２８：クロツクで動作す
るフリツプフロツプ、３５〜３８：クロツクで
動作するフリツプフロツプ、２９，３９：レジス
タ。
Claims (1)
- １ 論理回路の出力を保持し、かつ独立に動作す
るレジスタを少くとも２つもつ論理装置におい
て、第１レジスタの各ビツトごとに第１セレクタ
が設けられ、その第１セレクタは第１レジスタと
対応する論理回路の出力と、第１レジスタとは独
立に動作する第２レジスタの１つのビツト出力と
の一方を選択するものであり、上記第２レジスタ
の各ビツトごとに第２セレクタが設けられ、その
第２セレクタは第２レジスタと対応する論理回路
の出力と、第１レジスタの１つのビツト出力との
一方を選択するものであり、外部端子より入力さ
れた制御信号により上記第１セレクタ及び第２セ
レクタを制御して第１レジスタと第２レジスタと
を１ビツトごとに交互に直列に接続して１つのス
キヤンレジスタを構成することを特徴とするスキ
ヤンレジスタ構成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58120567A JPS6014348A (ja) | 1983-07-01 | 1983-07-01 | スキヤンレジスタ構成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58120567A JPS6014348A (ja) | 1983-07-01 | 1983-07-01 | スキヤンレジスタ構成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6014348A JPS6014348A (ja) | 1985-01-24 |
| JPS633342B2 true JPS633342B2 (ja) | 1988-01-22 |
Family
ID=14789498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58120567A Granted JPS6014348A (ja) | 1983-07-01 | 1983-07-01 | スキヤンレジスタ構成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6014348A (ja) |
-
1983
- 1983-07-01 JP JP58120567A patent/JPS6014348A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6014348A (ja) | 1985-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2642671B2 (ja) | ディジタルクロスバースイッチ | |
| JPS63263480A (ja) | 半導体集積論理回路 | |
| JPS633342B2 (ja) | ||
| JPS5987537A (ja) | 優先度をもつデ−タの制御回路 | |
| JPH05134007A (ja) | 半導体集積論理回路 | |
| JP2699355B2 (ja) | 集積回路 | |
| JPH05223902A (ja) | 半導体集積回路 | |
| JPS62219300A (ja) | 半導体集積回路 | |
| JP2723676B2 (ja) | 半導体集積回路 | |
| JPH05281303A (ja) | 半導体集積回路 | |
| JPS6095370A (ja) | 集積回路装置 | |
| JPS60239834A (ja) | 集積回路 | |
| JPH04177517A (ja) | 入出力ポート | |
| JPH03158778A (ja) | クロック入力装置 | |
| JPS61122748A (ja) | 演算ｌｓｉ | |
| JPH0365671A (ja) | 半導体集積回路 | |
| JPH01131471A (ja) | 順序回路 | |
| JPS62219026A (ja) | レジスタフアイル制御方式 | |
| JPH0651034A (ja) | フリップフロップ回路 | |
| JPH05259894A (ja) | カウンタ回路 | |
| JPH04336613A (ja) | ディジタル信号処理回路 | |
| JPH0679054B2 (ja) | 論理回路 | |
| JPH07146338A (ja) | 半導体集積回路の入出力端子セルおよび半導体集積回路装置 | |
| JPS6298277A (ja) | スキヤン回路 | |
| JPS60111172A (ja) | 集積化論理回路 |