JPS6338323A - スイツチ回路 - Google Patents
スイツチ回路Info
- Publication number
- JPS6338323A JPS6338323A JP61182108A JP18210886A JPS6338323A JP S6338323 A JPS6338323 A JP S6338323A JP 61182108 A JP61182108 A JP 61182108A JP 18210886 A JP18210886 A JP 18210886A JP S6338323 A JPS6338323 A JP S6338323A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- terminal
- circuit
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は出力回路を個別にオン・オフするスイッチ回路
に関するものである。
に関するものである。
従来の技術
ＩＣで用いられる増幅回路では、Ｎ Ｉ） Ｎ 、 Ｐ
Ｎ Ｐ型トランジスタのカレントミラー回路を出力バ
ッファに用い、型各、ＰＮＰ型トランジスタのコレクタ
の共通接続点を次段の増幅器入力に接続するものが多い
。従来、このような増幅回路のオン・オフは増幅回路の
利得を変えることによって行われてきた。第４図は、か
かる構成をとるスイッチ回路を持つ増幅回路であり、図
中、１〜４はＰＮＰ型トランジスタ、５，６，７，８．
２５は型各トランジスタ、１０は電源端子、１１は交流
接地端子、１２．１３は信号入力端子、１４は出力端子
、１５はトランジスタ２５のベース入内端子、１６は電
流源、１７〜２２はエミッタ抵抗、２３は負荷抵抗であ
る。トランジスタ５，６は差動増幅器を構成し、そのエ
ミッタ電流の和は、電流源１６の電流１１Ｇからトラン
ジスタ２５のエミッタ電流１２５を差し引いたものとな
る。入力ｍ子１２．１３（７）差動信号（ＶＩ２−ＶＩ
３） ニ対するこの差動増幅器の小信号電圧利得は、ト
ランジスタ１と２，３と４．そして７と８で構成される
各カレントミラー回路のミラー比を１：１とすれば、次
式のように表わされる。
Ｎ Ｐ型トランジスタのカレントミラー回路を出力バ
ッファに用い、型各、ＰＮＰ型トランジスタのコレクタ
の共通接続点を次段の増幅器入力に接続するものが多い
。従来、このような増幅回路のオン・オフは増幅回路の
利得を変えることによって行われてきた。第４図は、か
かる構成をとるスイッチ回路を持つ増幅回路であり、図
中、１〜４はＰＮＰ型トランジスタ、５，６，７，８．
２５は型各トランジスタ、１０は電源端子、１１は交流
接地端子、１２．１３は信号入力端子、１４は出力端子
、１５はトランジスタ２５のベース入内端子、１６は電
流源、１７〜２２はエミッタ抵抗、２３は負荷抵抗であ
る。トランジスタ５，６は差動増幅器を構成し、そのエ
ミッタ電流の和は、電流源１６の電流１１Ｇからトラン
ジスタ２５のエミッタ電流１２５を差し引いたものとな
る。入力ｍ子１２．１３（７）差動信号（ＶＩ２−ＶＩ
３） ニ対するこの差動増幅器の小信号電圧利得は、ト
ランジスタ１と２，３と４．そして７と８で構成される
各カレントミラー回路のミラー比を１：１とすれば、次
式のように表わされる。
ここで、Ｒ２３：負荷抵抗２３の抵抗値ｋ ：ボルツマ
ン定数 Ｔ ・絶対温度 ｑ 、電子電荷 端子１５が低電圧状態にあるとき、すなわち、端子１５
の電圧Ｖ１５が端子１２．１３の電圧ｖ１２゜Ｖ１３に
比べて十分低く、トランジスタ２５が遮断状態にあると
き、Ｉ２５洪０となり、差動増幅器は次式で示される増
幅率を持った増幅器となる。
ン定数 Ｔ ・絶対温度 ｑ 、電子電荷 端子１５が低電圧状態にあるとき、すなわち、端子１５
の電圧Ｖ１５が端子１２．１３の電圧ｖ１２゜Ｖ１３に
比べて十分低く、トランジスタ２５が遮断状態にあると
き、Ｉ２５洪０となり、差動増幅器は次式で示される増
幅率を持った増幅器となる。
一方、端子１５が高電圧状態、すなわちＶ１５がＶＩ２
．ＶＩ３に比べて十分太き（、トランジスタ５゜６が遮
断状態にあるときは、１２５ζＩｃｅとなり、この差動
増幅器の利得はゼロとなり、出力が出ない状態になる。
．ＶＩ３に比べて十分太き（、トランジスタ５゜６が遮
断状態にあるときは、１２５ζＩｃｅとなり、この差動
増幅器の利得はゼロとなり、出力が出ない状態になる。
以上のように、第４図に示す回路では、端子１５の電圧
を変えることにより差動増幅器のｇｍを変化させてゲイ
ンを変化させ、増幅器のオン・オフを行っている。
を変えることにより差動増幅器のｇｍを変化させてゲイ
ンを変化させ、増幅器のオン・オフを行っている。
第５図は上記増幅器を１人力複数出力を持ち、各出力を
個別にオン・オフ制御するシステムに利用した場合のブ
ロック図である。
個別にオン・オフ制御するシステムに利用した場合のブ
ロック図である。
発明が解決しようとする問題点
上記スイッチ回路を用いた増幅器で１人力多出力回路を
構成した場合、第５図に示したように、出力数と同じだ
けの増幅器とバッファ回路が必要となり、素子数が多く
なるという欠点を有していた。本発明はこのような問題
点を解決するもので、１人力多出力回路において素子数
削減を目的とするものである。
構成した場合、第５図に示したように、出力数と同じだ
けの増幅器とバッファ回路が必要となり、素子数が多く
なるという欠点を有していた。本発明はこのような問題
点を解決するもので、１人力多出力回路において素子数
削減を目的とするものである。
問題点を解決するための手段
この問題点を解決するために、本発明は、出力バッフ７
段において出力回路の切り換えを行うようにしたもので
ある。
段において出力回路の切り換えを行うようにしたもので
ある。
作用
この構成により、増幅器が１つで共用可能となり、素子
の削減が実現できる。
の削減が実現できる。
実施例
以下、本発明の一実施例について図面を参照にしながら
説明する。第１は、本発明の第一の実施例におけるスイ
ッチ回路の応用例を示す回路図である。第１図中、ＰＮ
Ｐ型トランジスタ４、型各トランジスタ８、および抵抗
２０．２２が従来例と同じ出力回路であるが、この実施
例では、型各トランジスタ９および抵抗２４を付加して
、これによって、出力回路をオン・オフしている。
説明する。第１は、本発明の第一の実施例におけるスイ
ッチ回路の応用例を示す回路図である。第１図中、ＰＮ
Ｐ型トランジスタ４、型各トランジスタ８、および抵抗
２０．２２が従来例と同じ出力回路であるが、この実施
例では、型各トランジスタ９および抵抗２４を付加して
、これによって、出力回路をオン・オフしている。
以下その動作を説明する。
端子１５の電圧Ｖ１５が十分低く、トランジスタ９が遮
断状態にあるときは、各カレントミラー回路のミラー比
を１＝１とすれば、電流源電流１１６゜負荷抵抗Ｒ２３
によって、この増幅器の小信号−利得Ｇｖが決まり、次
式で表わされる。
断状態にあるときは、各カレントミラー回路のミラー比
を１＝１とすれば、電流源電流１１６゜負荷抵抗Ｒ２３
によって、この増幅器の小信号−利得Ｇｖが決まり、次
式で表わされる。
一方、端子１５の電圧Ｖｌｆｉが十分高く、トランジス
タ９が活性状態にあり、そのコレクタ電流。
タ９が活性状態にあり、そのコレクタ電流。
エミッタ電流が１１６に比べて十分大きいとき、抵抗Ｒ
２１，Ｒ＋９を流れる電流１２＋、ｒ＋９は、１２１
＜ １１０ １１９ ＜ ＩＩＧ であり、抵抗Ｒ２０、Ｒ２２を流れる電流１２０． １
２２は、 ＋２０ ＞ １１６ １２２ ＞ １１６ となり、Ｒ＋９＝Ｒ２ｏ、Ｒ２＋＝Ｒ，２２とすると、
Ｒ２２Ｘ １２２ ＞ Ｒ２１Ｘ Ｉ２＋Ｒ２０
Ｘ ＩＢ ＞ ＲＩ９ Ｘ １１９となって出力
トランジスタ４，８のＶ旧シを小さくし、これらの両川
力トランジスタを遮断状態にする。このとき、端子１４
に交流信号は出力されず、差動増幅器と出力回路で構成
される増幅回路はオフ状態となる。
２１，Ｒ＋９を流れる電流１２＋、ｒ＋９は、１２１
＜ １１０ １１９ ＜ ＩＩＧ であり、抵抗Ｒ２０、Ｒ２２を流れる電流１２０． １
２２は、 ＋２０ ＞ １１６ １２２ ＞ １１６ となり、Ｒ＋９＝Ｒ２ｏ、Ｒ２＋＝Ｒ，２２とすると、
Ｒ２２Ｘ １２２ ＞ Ｒ２１Ｘ Ｉ２＋Ｒ２０
Ｘ ＩＢ ＞ ＲＩ９ Ｘ １１９となって出力
トランジスタ４，８のＶ旧シを小さくし、これらの両川
力トランジスタを遮断状態にする。このとき、端子１４
に交流信号は出力されず、差動増幅器と出力回路で構成
される増幅回路はオフ状態となる。
トランジスタ９のエミッタ電流は、端子１５の電圧ＶＩ
５によって決まり、Ｖ１５がトランジスタ８のベース電
圧ｖｎａに比べ十分低いときには、トランジスタ９は遮
断状態となり、出力回路は、オン状態となる。一方、Ｖ
Ｉ５がｖｅａより高くなると、分高いと、ＩＥ９＞１１
６となり、出力回路はオフ状態となる。すなわち、Ｖ１
５により、出力回路のオン・オフが可能となる。
５によって決まり、Ｖ１５がトランジスタ８のベース電
圧ｖｎａに比べ十分低いときには、トランジスタ９は遮
断状態となり、出力回路は、オン状態となる。一方、Ｖ
Ｉ５がｖｅａより高くなると、分高いと、ＩＥ９＞１１
６となり、出力回路はオフ状態となる。すなわち、Ｖ１
５により、出力回路のオン・オフが可能となる。
第２図に本発明の他の実施例を示す。この例ではＰＮＰ
型トランジスタ４０、型各トランジスタ４１，４２、抵
抗４６．４７．４８を付加して、出力端子を、端子１４
と同４３との２つ持っており、１人力２出力構成となっ
ている。第３図は単一の増幅器３９に、スイッチ端子３
０，３１゜３２をもつ複数のバッファ回路３３，３４．
３５をもつ本発明実施例のブ「１ツク図であり、これに
よると、出力のオン・オフは出力バッファ回路で行われ
るため、増幅部は１つで共用可能である。
型トランジスタ４０、型各トランジスタ４１，４２、抵
抗４６．４７．４８を付加して、出力端子を、端子１４
と同４３との２つ持っており、１人力２出力構成となっ
ている。第３図は単一の増幅器３９に、スイッチ端子３
０，３１゜３２をもつ複数のバッファ回路３３，３４．
３５をもつ本発明実施例のブ「１ツク図であり、これに
よると、出力のオン・オフは出力バッファ回路で行われ
るため、増幅部は１つで共用可能である。
発明の効果
以上の説明から明らかなように、この発明のスイッチ回
路を用いると、１人力多出力の増幅器において、増幅器
をすべての出力系で共用できるために、従来の回路に比
へ、素子削減が可能となる。
路を用いると、１人力多出力の増幅器において、増幅器
をすべての出力系で共用できるために、従来の回路に比
へ、素子削減が可能となる。
３図は本発明の他の実施例の１人力多出力回路のブロッ
ク図、第４図は従来のスイッチ回路図、第５図は従来の
スイッチ回路による１入力多出力回路のブロック図であ
る。 １．２，３．４−．４．０・・・・・・Ｉ） Ｎ Ｐ型
トランジスタ、５．６，７．８，９，２５，４１．４２
・・・・・・Ｎ Ｉ） Ｎ型トランシＸり、１０・・・
・・・電源端ｒ、１１・・・・・・ＡＣ接地、１２．１
３・・・・・・差動入力端子、１４．４３・・・・・・
出力端子、１５．４４・・・・・・スイッチ端子、１６
・・・・・・電流源、１．７．１８，１９．２０，２１
，２２゜２３．２４，４，５．／１．６，４７．４８・
・・・・・抵抗、２６・・・・・・入力端子、２７．２
８．２９・・・・・・出力端子、３０，３１．３２・・
・・・・スイッチ端子、３３゜３４、．３５・・・・・
・出力バッファ回路、３６，３７゜３８．３９・・・・
・・増幅器。 代理人の氏名 弁理士 中尾敏男 はか１名第１図 第２図 第４図
ク図、第４図は従来のスイッチ回路図、第５図は従来の
スイッチ回路による１入力多出力回路のブロック図であ
る。 １．２，３．４−．４．０・・・・・・Ｉ） Ｎ Ｐ型
トランジスタ、５．６，７．８，９，２５，４１．４２
・・・・・・Ｎ Ｉ） Ｎ型トランシＸり、１０・・・
・・・電源端ｒ、１１・・・・・・ＡＣ接地、１２．１
３・・・・・・差動入力端子、１４．４３・・・・・・
出力端子、１５．４４・・・・・・スイッチ端子、１６
・・・・・・電流源、１．７．１８，１９．２０，２１
，２２゜２３．２４，４，５．／１．６，４７．４８・
・・・・・抵抗、２６・・・・・・入力端子、２７．２
８．２９・・・・・・出力端子、３０，３１．３２・・
・・・・スイッチ端子、３３゜３４、．３５・・・・・
・出力バッファ回路、３６，３７゜３８．３９・・・・
・・増幅器。 代理人の氏名 弁理士 中尾敏男 はか１名第１図 第２図 第４図
Claims (2)
- （１）抵抗を介してエミッタ接地されたＮＰＮ型トラン
ジスタのコレクタと、抵抗を介してエミッタが電源に接
続されたＰＮＰ型トランジスタのコレクタとが互いに接
続され、前記ＮＰＮ型、ＰＮＰ型各トランジスタのコレ
クタ電流の差を出力する出力回路を有し、前記各ＮＰＮ
、ＰＮＰ型トランジスタのベースを近似的電圧源に接続
し、前記各ＮＰＮ、ＰＮＰ型トランジスタのエミッタ間
に近似的電流源を接続し、その電流源の電流値を変える
ことによって、前記各ＮＰＮ、ＰＮＰ型トランジスタの
エミッタ・ベース間電圧を変化させ、各トランジスタを
オン・オフし、前記出力回路をオン・オフすることを特
徴とするスイッチ回路。 - （２）近似的電流源がトランジスタ、またはトランジス
タとそのエミッタあるいはコレクタに直列接続された抵
抗とより構成されることを特徴とする特許請求の範囲第
（１）項に記載のスイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18210886A JPH071864B2 (ja) | 1986-08-01 | 1986-08-01 | スイツチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18210886A JPH071864B2 (ja) | 1986-08-01 | 1986-08-01 | スイツチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6338323A true JPS6338323A (ja) | 1988-02-18 |
| JPH071864B2 JPH071864B2 (ja) | 1995-01-11 |
Family
ID=16112474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18210886A Expired - Lifetime JPH071864B2 (ja) | 1986-08-01 | 1986-08-01 | スイツチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH071864B2 (ja) |
-
1986
- 1986-08-01 JP JP18210886A patent/JPH071864B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH071864B2 (ja) | 1995-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4379268A (en) | Differential amplifier circuit | |
| JP2510996B2 (ja) | 単一利得緩衝増幅器 | |
| KR100239619B1 (ko) | 전압-전류 변환 회로 | |
| JP2869664B2 (ja) | 電流増幅器 | |
| JP2591301B2 (ja) | 折れ線特性回路 | |
| JPS5857814A (ja) | 電子インピ−ダンス装置 | |
| JPS61247111A (ja) | 増幅回路 | |
| JPS5941321B2 (ja) | 電圧比較回路 | |
| JP2703953B2 (ja) | 電流増幅回路 | |
| JPH0118602B2 (ja) | ||
| JPS6034284B2 (ja) | 増幅回路 | |
| JPH0760993B2 (ja) | 比較器 | |
| JPH0198307A (ja) | トランジスタ増幅器 | |
| SU1690172A2 (ru) | Усилитель | |
| EP0063228A1 (en) | Differential amplifier | |
| JP2569944B2 (ja) | カレントミラー回路 | |
| JPS586321B2 (ja) | トランジスタ回路 | |
| JPH01278108A (ja) | 差動増幅回路 | |
| JPS6034285B2 (ja) | 増幅回路 | |
| JPH01115205A (ja) | 最大値出力回路 | |
| JPS62221209A (ja) | ゲインコントロ−ルアンプ | |
| JPH05299947A (ja) | 差動増幅器 | |
| JPS58123214A (ja) | 制御回路 | |
| JPH0267005A (ja) | アナログスイッチ回路 | |
| JPH0322083B2 (ja) |