JPS6349382B2 - - Google Patents
Info
- Publication number
- JPS6349382B2 JPS6349382B2 JP58042890A JP4289083A JPS6349382B2 JP S6349382 B2 JPS6349382 B2 JP S6349382B2 JP 58042890 A JP58042890 A JP 58042890A JP 4289083 A JP4289083 A JP 4289083A JP S6349382 B2 JPS6349382 B2 JP S6349382B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- plating
- lead frame
- alloy
- properties
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/456—Materials
- H10W70/457—Materials of metallic layers on leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は品質、信頼性及び経済性に優れた集積
回路用リードフレームを得んとするものである。 集積回路などの実装には各種の方式が実用化さ
れているが、半導体素子と外部回路の接続を導電
基体からなるリードフレームによる場合が多い。
第１図はその１例であり、チツプ搭載部１、ワイ
ヤボンデイング部２及び外部リード部３から構成
され、例えばFe−Ni合金、Cu−Fe合金、、Cu−
Su合金、Cu−Ni−Sn合金などの板状体をプレス
成型しているものである。しかし機械的、電気的
及び熱的などの条件が満たされるならば上記の合
金に限ることなく任意の基材を使用することが出
来る。 而してチツプ搭載部と、これを外部と電気的に
接続するワイヤーボンデイング部を円滑に欠陥に
行うためにこれらの表面にAu又はAgをメツキす
ることが行われている。なおこれはリードフレー
ム全面にメツキを施すよりもリード搭載部とワイ
ヤボンデイング部のみの部分メツキの方が経済的
で望ましいとされている。 しかしAuメツキは耐食性を有しAu又はAlのボ
ンデイングワイヤとの熔接性及びチツプとの鑞付
性にも優れ且つ長期の使用においても特に支障を
生せず理想的な被覆材であるが高価なことが欠点
である。このため安価なAgメツキが普及しつつ
あるが、Agは硫化などの表面劣化をまねき易く
リードフレームを保管する場合に細心の注意を必
要とする。更に致命的な問題は最も多量に普及し
ているプラスチツクD1P実装などにおいて、しば
しば故障をひきおこすAgマイグレーシヨンであ
る。これは集積回路の実用において外気の湿度や
汚染物質の侵入などによつて直流電圧印加部で
Agのブリツジができて短絡をひきおこしてしま
う。このため外気を完全に遮断したり或はモード
外部にAgを出さないための多くの工夫や改善が
必要とされている。 又Ag、Auはチツプ搭載部に使用する半田と極
めて易溶性であり、半田溶接中に、その基体金属
が露出して接合性を著しく阻害する。そのため経
済的には可及的に薄いAu、Agの被覆が望まれな
がら実際上にはAgで１〜5μ、Auでも0.5〜2μの
如き厚メツキを行つているものである。 本発明はかかる現状に鑑み鋭意研究を行つた結
果なされたものであり、リードフレームとしての
特性と経済性を両立できる集積回路リードフレー
ムを見出したものである。即ち本発明はチツプ搭
載部、ワイヤボンデイング部及び外部リード部か
ら構成される導電基体において、少くとも上記チ
ツプ搭載部とワイヤボンデイング部の何れか一方
又は両方の表面にPd又はPd合金を被覆したこと
を特徴とするものである。 PdはAg、Auの中間コストにもかかわらず耐食
性を有し、且つ集積回路実装に要求される前記の
接合性において極めて優れている。又高融点金属
であり基体、例えばCuとの拡散反応をおこすこ
とがないのでAu、Agの如く拡散劣化障害の必配
は全くなく且つ半田に溶け難いので素地露出障害
ををおこし難い。現用のボンデイングワイヤとの
接合にも勿論優れている。更にAu線の代りに作
業性に優れた貴金属ボンデイングワイヤとして
Pd又はPd−Agなどの線が普及しはじめたが、同
種金属のボンデイングであるため治金学的にも全
く問題なく信頼性の高い接合が出来る。 又Agの如きマイグレーシヨンの心配が全くな
いのでプラスチツクD1Pなどでも安心して使用出
来る。 本発明においてはPdの外Pd合金例えばNi分60
％以下を含むPd、Ni合金、Co分60％以下を含む
Pd−Co合金、Ag分70％以下を含むPd−Ag合金、
Cu分20％以下を含むPd−Cu合金、Au分50％以
下を含むPd−Au合金などが実用される。これら
の合金は前記のPdの特性を本質的に保有し、且
つ合金化に伴う経済効果を有すると共に接合性や
加工性などの副次的効果を附与する。 このPd又はPd合金はリードフレームの全面に
施すことは可能であるが、チツプ搭載部又はボン
デイング部の少くとも一方に被覆すればよいがチ
ツプの搭載をエポキシ樹脂又はイミド系樹脂の接
着剤で行う場合は、必ずしもPd、Pd合金は不要
でありボンデイング部のみで十分である。他方ボ
ンデイング技術の改善により基体上にデイレクト
ボンデイングを行う場合は、チツプを前記の導電
接着剤や鑞付けする搭載部のみで十分である。 又Pd又はPd合金を被覆するには任意の方法で
行えばよく、電気メツキ、化学メツキ又はスパツ
タリングなどが特に有利である。又その被覆厚に
ついては実用上0.5μ以上であればリードフレーム
としての特性を満足しうるものである。 次に本発明の実施例について説明する。 実施例 １ 0.32tのCu−0.3％Sn合金からなるリードフレー
ムの表面に常法により脱脂及び活性化を行つた
後、ラツクメツキ法により0.25μのNiメツキを行
い、次いで0.75μのPdをメツキして本発明リード
フレームをえた。 なお、NiメツキしてNiSO4浴を用い5A／ｄm2
により行い、Pdメツキは田中貴金属(株)製パラデ
ツクスMS浴（60℃）を用い1.0A／ｄm2にて行つ
た。 又比較のためにPdメツキに代えて中性シアン
浴により0.75μのAuメツキ（比較例１）と、シア
ン浴による3μのAgメツキ（比較例２）を夫々行
つて比較例リードフレームをえた。 斯くして得た本発明品及び比較例品についてボ
ンデイング性、半田付け性及びマイグレーシヨン
性を夫々測定した。その結果は第１表に示す通り
である。 (1) ボンデイング性 400℃×５分大気中にて加熱後25μAu線で超
音波熔接して、その接合強度を測定した。なお
20本連続してボンデイングした平均値である。 (2) チツプ半田付け性 400℃×５分大気中にて加熱後、350℃の95％
Pb−５％Sn半田浴中に５秒浸漬して濡れ面積
を比較した。５本の平均値である。 (3) 外部端子との半田付け性 400℃×５分大気中に加熱後、更に90％RH
×60℃×1000hrのエージング処理を行つて、
240℃の40％Pb−60％Snの半田浴に５秒浸漬し
て濡れ面積を測定した。 (4) マイグレーシヨン試験 ２本のリード線を切り出し、２mm間隔で、定
性Ｐ紙上に固定し、60℃×90％RHのデシケー
ター中に入れ15Vの直流電圧を加えて100Hr放
置後、メグオームメーターで極間抵抗を測定し
た。
回路用リードフレームを得んとするものである。 集積回路などの実装には各種の方式が実用化さ
れているが、半導体素子と外部回路の接続を導電
基体からなるリードフレームによる場合が多い。
第１図はその１例であり、チツプ搭載部１、ワイ
ヤボンデイング部２及び外部リード部３から構成
され、例えばFe−Ni合金、Cu−Fe合金、、Cu−
Su合金、Cu−Ni−Sn合金などの板状体をプレス
成型しているものである。しかし機械的、電気的
及び熱的などの条件が満たされるならば上記の合
金に限ることなく任意の基材を使用することが出
来る。 而してチツプ搭載部と、これを外部と電気的に
接続するワイヤーボンデイング部を円滑に欠陥に
行うためにこれらの表面にAu又はAgをメツキす
ることが行われている。なおこれはリードフレー
ム全面にメツキを施すよりもリード搭載部とワイ
ヤボンデイング部のみの部分メツキの方が経済的
で望ましいとされている。 しかしAuメツキは耐食性を有しAu又はAlのボ
ンデイングワイヤとの熔接性及びチツプとの鑞付
性にも優れ且つ長期の使用においても特に支障を
生せず理想的な被覆材であるが高価なことが欠点
である。このため安価なAgメツキが普及しつつ
あるが、Agは硫化などの表面劣化をまねき易く
リードフレームを保管する場合に細心の注意を必
要とする。更に致命的な問題は最も多量に普及し
ているプラスチツクD1P実装などにおいて、しば
しば故障をひきおこすAgマイグレーシヨンであ
る。これは集積回路の実用において外気の湿度や
汚染物質の侵入などによつて直流電圧印加部で
Agのブリツジができて短絡をひきおこしてしま
う。このため外気を完全に遮断したり或はモード
外部にAgを出さないための多くの工夫や改善が
必要とされている。 又Ag、Auはチツプ搭載部に使用する半田と極
めて易溶性であり、半田溶接中に、その基体金属
が露出して接合性を著しく阻害する。そのため経
済的には可及的に薄いAu、Agの被覆が望まれな
がら実際上にはAgで１〜5μ、Auでも0.5〜2μの
如き厚メツキを行つているものである。 本発明はかかる現状に鑑み鋭意研究を行つた結
果なされたものであり、リードフレームとしての
特性と経済性を両立できる集積回路リードフレー
ムを見出したものである。即ち本発明はチツプ搭
載部、ワイヤボンデイング部及び外部リード部か
ら構成される導電基体において、少くとも上記チ
ツプ搭載部とワイヤボンデイング部の何れか一方
又は両方の表面にPd又はPd合金を被覆したこと
を特徴とするものである。 PdはAg、Auの中間コストにもかかわらず耐食
性を有し、且つ集積回路実装に要求される前記の
接合性において極めて優れている。又高融点金属
であり基体、例えばCuとの拡散反応をおこすこ
とがないのでAu、Agの如く拡散劣化障害の必配
は全くなく且つ半田に溶け難いので素地露出障害
ををおこし難い。現用のボンデイングワイヤとの
接合にも勿論優れている。更にAu線の代りに作
業性に優れた貴金属ボンデイングワイヤとして
Pd又はPd−Agなどの線が普及しはじめたが、同
種金属のボンデイングであるため治金学的にも全
く問題なく信頼性の高い接合が出来る。 又Agの如きマイグレーシヨンの心配が全くな
いのでプラスチツクD1Pなどでも安心して使用出
来る。 本発明においてはPdの外Pd合金例えばNi分60
％以下を含むPd、Ni合金、Co分60％以下を含む
Pd−Co合金、Ag分70％以下を含むPd−Ag合金、
Cu分20％以下を含むPd−Cu合金、Au分50％以
下を含むPd−Au合金などが実用される。これら
の合金は前記のPdの特性を本質的に保有し、且
つ合金化に伴う経済効果を有すると共に接合性や
加工性などの副次的効果を附与する。 このPd又はPd合金はリードフレームの全面に
施すことは可能であるが、チツプ搭載部又はボン
デイング部の少くとも一方に被覆すればよいがチ
ツプの搭載をエポキシ樹脂又はイミド系樹脂の接
着剤で行う場合は、必ずしもPd、Pd合金は不要
でありボンデイング部のみで十分である。他方ボ
ンデイング技術の改善により基体上にデイレクト
ボンデイングを行う場合は、チツプを前記の導電
接着剤や鑞付けする搭載部のみで十分である。 又Pd又はPd合金を被覆するには任意の方法で
行えばよく、電気メツキ、化学メツキ又はスパツ
タリングなどが特に有利である。又その被覆厚に
ついては実用上0.5μ以上であればリードフレーム
としての特性を満足しうるものである。 次に本発明の実施例について説明する。 実施例 １ 0.32tのCu−0.3％Sn合金からなるリードフレー
ムの表面に常法により脱脂及び活性化を行つた
後、ラツクメツキ法により0.25μのNiメツキを行
い、次いで0.75μのPdをメツキして本発明リード
フレームをえた。 なお、NiメツキしてNiSO4浴を用い5A／ｄm2
により行い、Pdメツキは田中貴金属(株)製パラデ
ツクスMS浴（60℃）を用い1.0A／ｄm2にて行つ
た。 又比較のためにPdメツキに代えて中性シアン
浴により0.75μのAuメツキ（比較例１）と、シア
ン浴による3μのAgメツキ（比較例２）を夫々行
つて比較例リードフレームをえた。 斯くして得た本発明品及び比較例品についてボ
ンデイング性、半田付け性及びマイグレーシヨン
性を夫々測定した。その結果は第１表に示す通り
である。 (1) ボンデイング性 400℃×５分大気中にて加熱後25μAu線で超
音波熔接して、その接合強度を測定した。なお
20本連続してボンデイングした平均値である。 (2) チツプ半田付け性 400℃×５分大気中にて加熱後、350℃の95％
Pb−５％Sn半田浴中に５秒浸漬して濡れ面積
を比較した。５本の平均値である。 (3) 外部端子との半田付け性 400℃×５分大気中に加熱後、更に90％RH
×60℃×1000hrのエージング処理を行つて、
240℃の40％Pb−60％Snの半田浴に５秒浸漬し
て濡れ面積を測定した。 (4) マイグレーシヨン試験 ２本のリード線を切り出し、２mm間隔で、定
性Ｐ紙上に固定し、60℃×90％RHのデシケー
ター中に入れ15Vの直流電圧を加えて100Hr放
置後、メグオームメーターで極間抵抗を測定し
た。
【表】
実施例 ２
42％Ni−Fe（0.025t）製リードフレームを常法
により、脱脂及び活性化を行つた後、Nid2浴を
用いて全面に0.1μのNiストライクメツキを行つ
た。次いで常法のスポツトメツキマシーンにより
チツプ搭載部とボンデイング部に1μの80Pd−
20Ni合金メツキを行つて本発明リードフレーム
をえた。 なおメツキ浴は日進化成製PNP−80で平均電
流密度5A／ｄm2とした。 又比較のためにPd−Niメツキに代えて2μのAg
メツキ４（比較例３）及び5μのAgメツキ（比較例
４）を夫々行つた以外はすべて実施例２と同様に
して夫々比較例リードフレームをえた。 斯くして得た本発明品及び比較例品について60
℃×90％RH×２日のエージング処理を施した
後、ボンデイング性及びチツプ半田付け性を測定
した。その結果は第２表に示す通りである。 (1) ボンデイング性 25μAu線を超音波熔接した後前記と同様に接
合強度を測定した。 (2) チツプ半田付け性 搭載部に95％Pb−Sn中に0.8φCu線を重ね
て、400℃×30秒間加熱した。Cu線を引張り試
験して接合強度を測定した。
により、脱脂及び活性化を行つた後、Nid2浴を
用いて全面に0.1μのNiストライクメツキを行つ
た。次いで常法のスポツトメツキマシーンにより
チツプ搭載部とボンデイング部に1μの80Pd−
20Ni合金メツキを行つて本発明リードフレーム
をえた。 なおメツキ浴は日進化成製PNP−80で平均電
流密度5A／ｄm2とした。 又比較のためにPd−Niメツキに代えて2μのAg
メツキ４（比較例３）及び5μのAgメツキ（比較例
４）を夫々行つた以外はすべて実施例２と同様に
して夫々比較例リードフレームをえた。 斯くして得た本発明品及び比較例品について60
℃×90％RH×２日のエージング処理を施した
後、ボンデイング性及びチツプ半田付け性を測定
した。その結果は第２表に示す通りである。 (1) ボンデイング性 25μAu線を超音波熔接した後前記と同様に接
合強度を測定した。 (2) チツプ半田付け性 搭載部に95％Pb−Sn中に0.8φCu線を重ね
て、400℃×30秒間加熱した。Cu線を引張り試
験して接合強度を測定した。
【表】
第１表及び第２表より明らかの如く本発明リー
ドフレームによれば従来のリードフレームよりボ
ンデイング性及び半田付け性等において優れてい
ることを示した。 以上詳述した如く本発明によれば従来Pdは水
素吸蔵などにより脆性なポーラスな被覆材である
といわれていたものをリードフレームに利用して
優れた特性を発揮せしめ且つ経済的に極めて有利
なリードフレームをうる等工業的に有用なもので
ある。
ドフレームによれば従来のリードフレームよりボ
ンデイング性及び半田付け性等において優れてい
ることを示した。 以上詳述した如く本発明によれば従来Pdは水
素吸蔵などにより脆性なポーラスな被覆材である
といわれていたものをリードフレームに利用して
優れた特性を発揮せしめ且つ経済的に極めて有利
なリードフレームをうる等工業的に有用なもので
ある。
図面は集積回路用リードフレームの１例を示す
平面図である。 １……チツプ搭載部、２……ワイヤボンデイン
グ部、３……外部リード部。
平面図である。 １……チツプ搭載部、２……ワイヤボンデイン
グ部、３……外部リード部。
Claims (1)
- １ チツプ搭載部、ワイヤボンデイング部及び外
部リード部から構成される導電基体からなる集積
回路用リードフレームにおいて、少くとも上記チ
ツプ搭載部とワイヤボンデイング部の何れか一方
又は両者の表面にPd又はPd合金を被覆したこと
を特徴とする集積回路用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58042890A JPS59168659A (ja) | 1983-03-15 | 1983-03-15 | 集積回路用リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58042890A JPS59168659A (ja) | 1983-03-15 | 1983-03-15 | 集積回路用リ−ドフレ−ム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59168659A JPS59168659A (ja) | 1984-09-22 |
| JPS6349382B2 true JPS6349382B2 (ja) | 1988-10-04 |
Family
ID=12648623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58042890A Granted JPS59168659A (ja) | 1983-03-15 | 1983-03-15 | 集積回路用リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59168659A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005057067A (ja) * | 2003-08-05 | 2005-03-03 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0250146A1 (en) * | 1986-06-16 | 1987-12-23 | Texas Instruments Incorporated | Palladium plated lead frame for integrated circuit |
| DE68923024T2 (de) * | 1988-03-28 | 1995-11-02 | Texas Instruments Inc | Leiterrahmen mit verminderter Korrosion. |
| JP2570911B2 (ja) * | 1990-02-26 | 1997-01-16 | 株式会社日立製作所 | 半導体パッケージ及びそれに用いるリードフレーム |
| DE4431847C5 (de) * | 1994-09-07 | 2011-01-27 | Atotech Deutschland Gmbh | Substrat mit bondfähiger Beschichtung |
| US5675177A (en) * | 1995-06-26 | 1997-10-07 | Lucent Technologies Inc. | Ultra-thin noble metal coatings for electronic packaging |
| US6521358B1 (en) * | 1997-03-04 | 2003-02-18 | Matsushita Electric Industrial Co., Ltd. | Lead frame for semiconductor device and method of producing same |
| JP4217925B2 (ja) | 1997-10-24 | 2009-02-04 | ソニー株式会社 | 平面型レンズの製造方法 |
| JPH11204713A (ja) * | 1998-01-09 | 1999-07-30 | Sony Corp | 半導体装置用リードフレーム及び半導体装置 |
| JP4543460B2 (ja) * | 1999-11-22 | 2010-09-15 | 住友ベークライト株式会社 | 導電性樹脂ペースト及びこれを用いた半導体装置 |
| KR100819800B1 (ko) | 2005-04-15 | 2008-04-07 | 삼성테크윈 주식회사 | 반도체 패키지용 리드 프레임 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5219076A (en) * | 1975-08-05 | 1977-01-14 | Fujitsu Ltd | Production method of semiconductor package |
-
1983
- 1983-03-15 JP JP58042890A patent/JPS59168659A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005057067A (ja) * | 2003-08-05 | 2005-03-03 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59168659A (ja) | 1984-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5675177A (en) | Ultra-thin noble metal coatings for electronic packaging | |
| US6518508B2 (en) | Ag-pre-plated lead frame for semiconductor package | |
| US6452258B1 (en) | Ultra-thin composite surface finish for electronic packaging | |
| JP2001110971A (ja) | 半導体パッケージ用リードフレーム及びその製造方法 | |
| US6294826B1 (en) | Molded electronic component having pre-plated lead terminals and manufacturing process thereof | |
| JPS59168659A (ja) | 集積回路用リ−ドフレ−ム | |
| US6424046B1 (en) | Substrate for manufacturing a semiconductor device with three element alloy | |
| JPS6243343B2 (ja) | ||
| JPH11121673A (ja) | リードフレーム | |
| JP3402228B2 (ja) | 鉛を含まない錫ベース半田皮膜を有する半導体装置 | |
| US7250671B2 (en) | Lead frame and method for manufacturing semiconductor package with the same | |
| KR100702956B1 (ko) | 반도체 팩키지용 리드프레임 및 그 제조 방법 | |
| JPH08153843A (ja) | 半導体チップ実装用リードフレーム | |
| KR100708299B1 (ko) | 전자장치 제조용 다층금속 기판 | |
| JP3481448B2 (ja) | リードフレーム | |
| JP2673642B2 (ja) | リードフレーム | |
| KR100691338B1 (ko) | 반도체장치 제조용 리드프레임 | |
| JPH0373962B2 (ja) | ||
| JPS60236252A (ja) | 半導体用ボンデイング細線 | |
| KR910000841B1 (ko) | 은피복 전기재료 및 그의 제조방법 | |
| JPS60218863A (ja) | 半導体リ−ドフレ−ム | |
| JP2899549B2 (ja) | ２層メッキのリード線とリードフレーム | |
| JPH09223771A (ja) | 電子部品用リード部材及びその製造方法 | |
| JPS6153434B2 (ja) | ||
| JPH10247716A (ja) | 半導体装置用リードフレームの製造方法 |