JPS6361341A - プログラムデバツグ装置 - Google Patents
プログラムデバツグ装置Info
- Publication number
- JPS6361341A JPS6361341A JP61206168A JP20616886A JPS6361341A JP S6361341 A JPS6361341 A JP S6361341A JP 61206168 A JP61206168 A JP 61206168A JP 20616886 A JP20616886 A JP 20616886A JP S6361341 A JPS6361341 A JP S6361341A
- Authority
- JP
- Japan
- Prior art keywords
- program
- memory area
- debugging
- input data
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はプログラムデバッグ装置に関し、特にマイク
ロプロセッサ等により実行されて比較的単純な処理を行
い、このプログラムが格納されているハードウェアと、
このプログラムを実行するハードウェアと、このプログ
ラムにより実現される機能とを綜合してファームウェア
(firm ware以下F/Wと略記する)と称され
ているようなプログラムをデバッグするデバッグ装置に
関するものである。
ロプロセッサ等により実行されて比較的単純な処理を行
い、このプログラムが格納されているハードウェアと、
このプログラムを実行するハードウェアと、このプログ
ラムにより実現される機能とを綜合してファームウェア
(firm ware以下F/Wと略記する)と称され
ているようなプログラムをデバッグするデバッグ装置に
関するものである。
第3図は従来のこの種の装置の一例を示すブロック図で
、図において(1)は計算機(計算機のハードウェア(
H/W)を表す)、+21は計算機(1)に組み込まれ
ているプログラム(F/Wとして扱うことのできる程度
のプログラム)、(3)は計算機(2)内のマイクロプ
ロセッサの部分で、マイクロプロセッサ(3)によりプ
ログラム(2)が実行されて所定の機能を実現する。(
4)はプログラム(2)をデバッグするデバッグ装置、
(5)は出力装置としてのプリンタであるが、プリンタ
(5)のかわりに出力装置として表示装置を用いてもよ
い。
、図において(1)は計算機(計算機のハードウェア(
H/W)を表す)、+21は計算機(1)に組み込まれ
ているプログラム(F/Wとして扱うことのできる程度
のプログラム)、(3)は計算機(2)内のマイクロプ
ロセッサの部分で、マイクロプロセッサ(3)によりプ
ログラム(2)が実行されて所定の機能を実現する。(
4)はプログラム(2)をデバッグするデバッグ装置、
(5)は出力装置としてのプリンタであるが、プリンタ
(5)のかわりに出力装置として表示装置を用いてもよ
い。
第4図は第3図に示す装置によるプログラムデバッグの
各ステップを示すフロー図であり、(41)〜(47)
は各ステップを示す。プログラム(2)をデバッグする
には、そのプログラムの開始アドレスとブレイクポイン
トをあらかじめ設定し、このあらかじめ設定した開始ア
ドレスからそのプログラムを実行させる。この場合、プ
ログラムの実行に必要なデータをデバッグ装置(4)の
キーボード(図示せず)から計算機(1)に入力し、か
つ、計算機(1)内のレジスタでプログラム(2)の実
行に必要なレジスタをセットする。これが第4図(41
)〜(43)に示すステップでステップ(42)の各レ
ジスタセットには実行開始アドレスを記憶するレジスタ
に実行開始アドレスをセットする動作をも含む。ステッ
プ(44)の実行を指令することによりプログラム(2
)は実行開始アドレスから実行が開始されブレイクポイ
ントで実行が中断される。この時点の計算機(1)内の
所定のメモリ(レジスタを含む)の内容をプリンタ(5
)其他デバッグ装置(41に付属する出力装置に出力さ
せる。所期したデータが出力されないときは、プログラ
ム(2)にエラーがあるか、入力データにエラーがある
かであるが、そのいずれのエラーであるかを判定し、デ
バッグ装置(4)を用いてエラーの修正(ステップ(4
7))をした後ステップ(41)にもどる。
各ステップを示すフロー図であり、(41)〜(47)
は各ステップを示す。プログラム(2)をデバッグする
には、そのプログラムの開始アドレスとブレイクポイン
トをあらかじめ設定し、このあらかじめ設定した開始ア
ドレスからそのプログラムを実行させる。この場合、プ
ログラムの実行に必要なデータをデバッグ装置(4)の
キーボード(図示せず)から計算機(1)に入力し、か
つ、計算機(1)内のレジスタでプログラム(2)の実
行に必要なレジスタをセットする。これが第4図(41
)〜(43)に示すステップでステップ(42)の各レ
ジスタセットには実行開始アドレスを記憶するレジスタ
に実行開始アドレスをセットする動作をも含む。ステッ
プ(44)の実行を指令することによりプログラム(2
)は実行開始アドレスから実行が開始されブレイクポイ
ントで実行が中断される。この時点の計算機(1)内の
所定のメモリ(レジスタを含む)の内容をプリンタ(5
)其他デバッグ装置(41に付属する出力装置に出力さ
せる。所期したデータが出力されないときは、プログラ
ム(2)にエラーがあるか、入力データにエラーがある
かであるが、そのいずれのエラーであるかを判定し、デ
バッグ装置(4)を用いてエラーの修正(ステップ(4
7))をした後ステップ(41)にもどる。
従来の装置は以上のように動作するので、プログラム又
は入力データ修正(47)を行った後プログラム(2)
を再実行しようとする場合はステップ(41)、(42
)を再実行して各データをセットし各レジスタをセット
しなければならず、セットすべきデータ量が多い場合に
はステップ(41)、(42)の再実行に時間と労力が
かかるという問題点があったO この発明は上記のような問題点を解決するためになされ
たもので、プログラムを再実行する場合、前回の実行時
と同一のデータは再入力操作を必要としないプログラム
デバッグ装置を得ることを目的としている。
は入力データ修正(47)を行った後プログラム(2)
を再実行しようとする場合はステップ(41)、(42
)を再実行して各データをセットし各レジスタをセット
しなければならず、セットすべきデータ量が多い場合に
はステップ(41)、(42)の再実行に時間と労力が
かかるという問題点があったO この発明は上記のような問題点を解決するためになされ
たもので、プログラムを再実行する場合、前回の実行時
と同一のデータは再入力操作を必要としないプログラム
デバッグ装置を得ることを目的としている。
この発明ではデバッグ装置内に入力データメモリエリア
を設Cす、デバッグ対象のプログラムのデバッグに際し
最初にデバッグ装置のキーボードから計算機に入力する
データを入力データメモリエリアに記憶しておき、デバ
ッグの結果そのプログラムを修正して再実行する場合に
は、上記入力データメモリエリアに記憶しであるデータ
を読出して計算機に入力することにした。
を設Cす、デバッグ対象のプログラムのデバッグに際し
最初にデバッグ装置のキーボードから計算機に入力する
データを入力データメモリエリアに記憶しておき、デバ
ッグの結果そのプログラムを修正して再実行する場合に
は、上記入力データメモリエリアに記憶しであるデータ
を読出して計算機に入力することにした。
この発明によると、デバッグの結果プログラムを修正し
て再実行する場合に、デバッグ装置のキーボードからそ
の都度データを入力する労を省くことができる。
て再実行する場合に、デバッグ装置のキーボードからそ
の都度データを入力する労を省くことができる。
以下この発明の実施例を図面について説明する。
第1図はこの発明の一実施例を示すブロック図で、第1
図において第3図と同一符号は同−又は相当部分を示し
、(6)はデバッグ装置(4)内に設けられる入力情報
記憶機能、(7)は入力データメモリエリアである。ま
た、図には示してないが、デバッグ装置(4)は入力情
報記憶モードと再実行モードとのいずれかのモードに切
換えられて動作するものとする。
図において第3図と同一符号は同−又は相当部分を示し
、(6)はデバッグ装置(4)内に設けられる入力情報
記憶機能、(7)は入力データメモリエリアである。ま
た、図には示してないが、デバッグ装置(4)は入力情
報記憶モードと再実行モードとのいずれかのモードに切
換えられて動作するものとする。
第2図は第1図に示す装置によるプログラムデバッグの
各ステップを示すフロー図であり%(21)〜(31)
は各ステップを示す。次に、第2図について第1図の装
置の動作を説明する。
各ステップを示すフロー図であり%(21)〜(31)
は各ステップを示す。次に、第2図について第1図の装
置の動作を説明する。
入力データメモリエリア(7)に記憶されているデータ
の範囲は開始ポインタと終了ポインタとによって示され
るので新しいプログラムのデバッグを開始するときはス
テップ(21)によりこれらのポインタをリセットして
おく。ポインタがリセットされたことは入力データメモ
リエリア(7)に存在するデータが無効化されこの領域
へ新しいデータを書込むことが許されたことを意味する
。ステップ(22)で入力情報記憶モードをセットする
。入力情報記憶モードがセットされている場合はデバッ
グ装置(4)のキーボードから計算機(1)へ入力する
データは入力データメモリエリア(7)に記憶される。
の範囲は開始ポインタと終了ポインタとによって示され
るので新しいプログラムのデバッグを開始するときはス
テップ(21)によりこれらのポインタをリセットして
おく。ポインタがリセットされたことは入力データメモ
リエリア(7)に存在するデータが無効化されこの領域
へ新しいデータを書込むことが許されたことを意味する
。ステップ(22)で入力情報記憶モードをセットする
。入力情報記憶モードがセットされている場合はデバッ
グ装置(4)のキーボードから計算機(1)へ入力する
データは入力データメモリエリア(7)に記憶される。
すなわち、ステップ(23) 、 (24) 、 (2
5)は第4図のステップ(41) 、 (42) 、
(43)と同様なステップであるが、これらのステップ
で、デバッグ装置(4)のキーボードから入力されるデ
ータは計算機(1)のメモリ(レジスタを含む)I:入
力記憶されると同時に入力データメモリエリア(7)に
書込まれる、入力データメモリエリア(7)には入力デ
ータとその入力データの計算機(1)内でのアドレスが
書込まれ、入力データメモリエリア(7)内でのデータ
の位置は開始ポインタと終了ポインタにより示される。
5)は第4図のステップ(41) 、 (42) 、
(43)と同様なステップであるが、これらのステップ
で、デバッグ装置(4)のキーボードから入力されるデ
ータは計算機(1)のメモリ(レジスタを含む)I:入
力記憶されると同時に入力データメモリエリア(7)に
書込まれる、入力データメモリエリア(7)には入力デ
ータとその入力データの計算機(1)内でのアドレスが
書込まれ、入力データメモリエリア(7)内でのデータ
の位置は開始ポインタと終了ポインタにより示される。
すなわち、最初のデータが書込まれる入力データメモリ
エリア(7)のアドレスが開始ポインタで示され、終了
ポインタは開始ポインタと同一数値で出発し、一つのデ
ータが書込まれるごとに数値1だけインクリメントされ
る。入力データメモリエリアの開始ポインタから終了ポ
インタまでの内容は特定のコマンドを用いてこれを出力
(印字又は表示)シ、あるいはその一部を、デバッグ装
置(4)のキーボードからの入力によって変更すること
ができる。
エリア(7)のアドレスが開始ポインタで示され、終了
ポインタは開始ポインタと同一数値で出発し、一つのデ
ータが書込まれるごとに数値1だけインクリメントされ
る。入力データメモリエリアの開始ポインタから終了ポ
インタまでの内容は特定のコマンドを用いてこれを出力
(印字又は表示)シ、あるいはその一部を、デバッグ装
置(4)のキーボードからの入力によって変更すること
ができる。
ステップ(26)、(27)は第4図のステップ(44
)、(45)と同様であるので、重複した説明を省略す
る。ステップ(28〕において入力情報記憶モードがリ
セットされる。入力情報記憶モードがリセットされるこ
とは再実行モードにセットされることな意味する。ステ
ップ(29)でエラーがなければこのデバッグは終了す
る。
)、(45)と同様であるので、重複した説明を省略す
る。ステップ(28〕において入力情報記憶モードがリ
セットされる。入力情報記憶モードがリセットされるこ
とは再実行モードにセットされることな意味する。ステ
ップ(29)でエラーがなければこのデバッグは終了す
る。
ステップ(29〕でエラーがあれば、プログラムのエラ
ーであるか入力情報のエラーであるかを推定し、ステッ
プ(30)でその推定エラーを修正する。この場合、プ
ログラム(2)の修正は従来どおりの方法で行うが、入
力データの修正は入力データメモリエリアのデータにつ
いて行う。ステップ(31)により再実行する。再実行
の場合、再実行モードがセットされているので、入力情
報記憶機能(6)は入力データメモリエリア(7)の記
憶を開始ポインタで示されるアドレスから終了ポインタ
で示されるアドレスまで順次読出して、この読出したデ
ータを計算機(11に入力し、ステップ(23) 。
ーであるか入力情報のエラーであるかを推定し、ステッ
プ(30)でその推定エラーを修正する。この場合、プ
ログラム(2)の修正は従来どおりの方法で行うが、入
力データの修正は入力データメモリエリアのデータにつ
いて行う。ステップ(31)により再実行する。再実行
の場合、再実行モードがセットされているので、入力情
報記憶機能(6)は入力データメモリエリア(7)の記
憶を開始ポインタで示されるアドレスから終了ポインタ
で示されるアドレスまで順次読出して、この読出したデ
ータを計算機(11に入力し、ステップ(23) 。
(24)、(25)で示されるような設定を行い、この
設定が終った後ステップ(26)、(27)で示される
動作を行ってステップ(29)に入る。また、再実行に
おいて、入力データメモリエリア(7)に記憶されるデ
ータの内容を変化することなく、使用するデータの範囲
を変更する場合は開始ポインタ又は(及び)終了ポイン
タを変更すればよい。
設定が終った後ステップ(26)、(27)で示される
動作を行ってステップ(29)に入る。また、再実行に
おいて、入力データメモリエリア(7)に記憶されるデ
ータの内容を変化することなく、使用するデータの範囲
を変更する場合は開始ポインタ又は(及び)終了ポイン
タを変更すればよい。
なお、上記実施例はF/Wの一部と見做すことのできる
程度のプログラムのデバッグを例にして説明したが、こ
の発明の装置が一般的なプログラムデバッグに用いられ
ることは申すまでもない。
程度のプログラムのデバッグを例にして説明したが、こ
の発明の装置が一般的なプログラムデバッグに用いられ
ることは申すまでもない。
以上のようにこの発明によればデバッグ装置に入力デー
タメモリエリアを設Cす、この人力デニタメモリエリア
にデータを書込み又はこのエリアからデータを読出して
計算機に入力するための入力情報記憶機能を持たせたの
で、プログラムデバッグの為のプログラムの再実行に際
し、必要なデータをその都度キーボードから再入力する
手間を省くことができる。
タメモリエリアを設Cす、この人力デニタメモリエリア
にデータを書込み又はこのエリアからデータを読出して
計算機に入力するための入力情報記憶機能を持たせたの
で、プログラムデバッグの為のプログラムの再実行に際
し、必要なデータをその都度キーボードから再入力する
手間を省くことができる。
第1図はこの発明の一実施例を示すブロック図、第2図
は第1図に示す装置によるプログラムデバッグの各ステ
ップを示すフロー図、第3図は従来のこの種の装置の一
例を示すブロック図、第4図は第3図に示す装置による
プログラムデバッグの各ステップを示すフロー図。 +11は計′lI機、(2)はプログラム、13)はマ
イクロプロセッサ、(4)はデバッグ装置、(5)はプ
リンタ、(6)は入力情報記憶機能、(7)は入力デー
タメモリエリア。 尚、各図中同一符号は同−又は相当部分を示す。
は第1図に示す装置によるプログラムデバッグの各ステ
ップを示すフロー図、第3図は従来のこの種の装置の一
例を示すブロック図、第4図は第3図に示す装置による
プログラムデバッグの各ステップを示すフロー図。 +11は計′lI機、(2)はプログラム、13)はマ
イクロプロセッサ、(4)はデバッグ装置、(5)はプ
リンタ、(6)は入力情報記憶機能、(7)は入力デー
タメモリエリア。 尚、各図中同一符号は同−又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 デバッグしようとするプログラムを、当該プログラムを
実行する計算機を用いて、あらかじめ設定した開始アド
レスからあらかじめ設定したブレイクポイントまで実行
させ、上記ブレイクポイントにおける上記計算機中の指
定するメモリ(レジスタを含む)の内容を出力させるこ
とによって当該プログラムのデバッグを行うプログラム
デバツグ装置において、 デバッグ装置内に設けられる入力データメモリエリア、 上記デバッグ装置が入力情報記憶モードにセットされて
いる状態ではプログラムデバッグのため上記デバッグ装
置のキーボードから上記計算機へ入力される情報を上記
入力データメモリエリアに記憶し、この記憶のアドレス
を開始ポインタと終了ポインタにより示す手段、 必要に応じ上記入力データメモリエリアの記憶の一部を
変更し、又は上記開始ポインタ又は(及び)終了ポイン
タを変更することによって上記入力データメモリエリア
に記憶されるデータの範囲を変更する手段、 上記デバッグ装置が再実行モードにセットされている状
態でプログラムデバッグを実行する場合は上記入力デー
タメモリエリアの上記開始ポインタから上記終了ポイン
タまでのデータを順次読出して上記計算機に入力し当該
プログラムの実行に用いる手段、 を備えたことを特徴とするプログラムデバッグ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61206168A JPS6361341A (ja) | 1986-09-02 | 1986-09-02 | プログラムデバツグ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61206168A JPS6361341A (ja) | 1986-09-02 | 1986-09-02 | プログラムデバツグ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6361341A true JPS6361341A (ja) | 1988-03-17 |
Family
ID=16518934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61206168A Pending JPS6361341A (ja) | 1986-09-02 | 1986-09-02 | プログラムデバツグ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6361341A (ja) |
-
1986
- 1986-09-02 JP JP61206168A patent/JPS6361341A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0728670A (ja) | 情報処理装置 | |
| JP2552738B2 (ja) | データ処理装置 | |
| JP2663895B2 (ja) | Cpuシミュレータ | |
| JP2562838B2 (ja) | プロセッサ及びストアバッファ制御方法 | |
| JPH02135545A (ja) | デバッガの実行制御処理方式 | |
| JPH0561717A (ja) | プログラムデバツグ装置 | |
| JPS61241843A (ja) | 情報処理装置 | |
| JPH0264827A (ja) | データ処理装置 | |
| JPH0573306A (ja) | マイクロプロセツサ | |
| JPH02181236A (ja) | デバッグ装置 | |
| JPH0652013A (ja) | トレース回路 | |
| JPH06214828A (ja) | 対話型デバッグ制御装置 | |
| JPS6214240A (ja) | プログラム検査方式 | |
| JPS58205256A (ja) | データ処理方法 | |
| JPH0193838A (ja) | デバッグ用マイクロプロセッサ | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPS62204350A (ja) | 電子卓上計算機 | |
| JPH05224987A (ja) | パイプライン処理方式コンピュータ用プログラムのデバッガ | |
| JPS6349942A (ja) | 演算処理装置 | |
| JPH02128223A (ja) | 演算処理装置 | |
| JPH01253044A (ja) | 入出力制御装置 | |
| JPH02235150A (ja) | 情報処理装置 | |
| JPH04367902A (ja) | プログラマブルコントローラ | |
| JPS60117344A (ja) | 演算処理装置 | |
| JPH0283743A (ja) | 情報処理装置 |