JPH01112753A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01112753A JPH01112753A JP62270744A JP27074487A JPH01112753A JP H01112753 A JPH01112753 A JP H01112753A JP 62270744 A JP62270744 A JP 62270744A JP 27074487 A JP27074487 A JP 27074487A JP H01112753 A JPH01112753 A JP H01112753A
- Authority
- JP
- Japan
- Prior art keywords
- silicide
- polycrystalline silicon
- oxide film
- metal silicide
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 31
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000011229 interlayer Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 16
- 238000009792 diffusion process Methods 0.000 abstract description 9
- 239000012535 impurity Substances 0.000 abstract description 8
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 abstract description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 abstract description 4
- 229910021529 ammonia Inorganic materials 0.000 abstract description 2
- 239000011259 mixed solution Substances 0.000 abstract description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 238000002955 isolation Methods 0.000 description 5
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000010306 acid treatment Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関する。
近年、半導体素子の、微細化に伴い、拡散層、ゲート電
極の低抵抗化を目的としたいわゆるサリサイド構造のデ
バイスが用いられてきつつある。
極の低抵抗化を目的としたいわゆるサリサイド構造のデ
バイスが用いられてきつつある。
ここで、−例としてサリサイド構造のＳＲＡＭの断面図
を、第２図に示す。同図において、１はＰ型Ｓｉ基板、
２は素子分離用酸化膜、３はゲート酸化膜、４は第１の
多結晶シリコン（ゲート電極）、５はＮ型低濃度不純物
拡散層、６は酸化膜サイドウオール、 ７はＮ型高濃度
不純物拡散層（ソース倦ドレイン）、８はＴｉシリサイ
ド、９は層間絶縁膜、１０は第２の多結晶シリコン（高
抵抗）である。
を、第２図に示す。同図において、１はＰ型Ｓｉ基板、
２は素子分離用酸化膜、３はゲート酸化膜、４は第１の
多結晶シリコン（ゲート電極）、５はＮ型低濃度不純物
拡散層、６は酸化膜サイドウオール、 ７はＮ型高濃度
不純物拡散層（ソース倦ドレイン）、８はＴｉシリサイ
ド、９は層間絶縁膜、１０は第２の多結晶シリコン（高
抵抗）である。
同構造の従来の製造方法は、１〜７を周知の技術により
形成した後に、Ｔｉをスパッタ法等で全面に形成し、ハ
ロゲンランプ等で熱アニールし、ゲート電極５上及びン
ースｅドレイン７上にＴｉシリサイド８を形成し、さら
に層間絶縁膜９、コンタクトホール１０、ＩＴ２の多結
晶シリコン１１を形成していた。
形成した後に、Ｔｉをスパッタ法等で全面に形成し、ハ
ロゲンランプ等で熱アニールし、ゲート電極５上及びン
ースｅドレイン７上にＴｉシリサイド８を形成し、さら
に層間絶縁膜９、コンタクトホール１０、ＩＴ２の多結
晶シリコン１１を形成していた。
（発明が解決しようとする問題点〕
しかＬ１前述の従来技術では、シリサイドとして最もｆ
望なＴｉシリサイドがフッ酸に対して溶解性が高く、第
２の多結晶シリコン成長前にフッ酸により前洗浄が行え
ず、コンタクトホール形成時にＴｉシリサイド表面に付
着したフッ素系ポリマーあるいは自然酸化膜等の絶縁膜
の除去が困難であり、これがＴｉシリサイドと第２の多
結晶シリコンの接触不良を引き起こすという問題があっ
た。
望なＴｉシリサイドがフッ酸に対して溶解性が高く、第
２の多結晶シリコン成長前にフッ酸により前洗浄が行え
ず、コンタクトホール形成時にＴｉシリサイド表面に付
着したフッ素系ポリマーあるいは自然酸化膜等の絶縁膜
の除去が困難であり、これがＴｉシリサイドと第２の多
結晶シリコンの接触不良を引き起こすという問題があっ
た。
またＭｏシリサイド等の耐フツ酸性に富む金属シリサイ
ドを用いた場合でも、フッ酸処理を行うとコンタクトホ
ールの拡大化をまねき、微細化の面から好ましくない。
ドを用いた場合でも、フッ酸処理を行うとコンタクトホ
ールの拡大化をまねき、微細化の面から好ましくない。
そこで本発明は、このような問題点を解決するもので・
、その目的はＴｉシリサイドで代表される金属シリサイ
ドと多結晶シリコンの間で良好な接触を得、さらにコン
タクトホールの拡大化を防ぎ微細化面からも好ましい半
導体ＶＩ Ｆｌの製造方法を提供することにある。
、その目的はＴｉシリサイドで代表される金属シリサイ
ドと多結晶シリコンの間で良好な接触を得、さらにコン
タクトホールの拡大化を防ぎ微細化面からも好ましい半
導体ＶＩ Ｆｌの製造方法を提供することにある。
本発明の半導体装置の製造方法は、
ａ）半導体基板上の一部に金屑シリサイド層を形成する
工程、 ｂ）全面に層間絶ＢＩ！２を形成し、前記金属シリサイ
ド上を一部開孔する工程、 Ｃ）前記開孔部を通し前記金属シリサイド表面に、イオ
ン打込をする工程を含むことを特徴とする。
工程、 ｂ）全面に層間絶ＢＩ！２を形成し、前記金属シリサイ
ド上を一部開孔する工程、 Ｃ）前記開孔部を通し前記金属シリサイド表面に、イオ
ン打込をする工程を含むことを特徴とする。
（実施例）
以下第１図により本発明の実施例を詳細に説明する。
工程（１）・・・第１図（ａ）
ＰＩＪｌＳ ｉ基板１上に素子分離用酸化膜２、ゲート
酸化膜３． ｍｌの多結晶シリコン（ゲート電極”）
４、Ｎ！低濃度不純物拡散層５、酸化膜サイドウオール
８、 Ｎ型高濃度不純物拡散５（ソース・ドレイン）７
を順次形成する。
酸化膜３． ｍｌの多結晶シリコン（ゲート電極”）
４、Ｎ！低濃度不純物拡散層５、酸化膜サイドウオール
８、 Ｎ型高濃度不純物拡散５（ソース・ドレイン）７
を順次形成する。
工程■・・・第１図（ｂ）
全面にＴｉを２００〜６００人スパック法にて堆積し、
７００℃前後の温度にて、ハロゲンランプでアニールし
、前記ゲート電極４上及び、ンースｅドレイン７上にＴ
ｉシリサイド８を形成した後、アンモニア、過酸化水素
、水の混合液を用い未反応Ｔ ｉを除去する。
７００℃前後の温度にて、ハロゲンランプでアニールし
、前記ゲート電極４上及び、ンースｅドレイン７上にＴ
ｉシリサイド８を形成した後、アンモニア、過酸化水素
、水の混合液を用い未反応Ｔ ｉを除去する。
工程（３） ・ｆＢ １図（ｃ）
化学的気相成長法により層間絶縁用酸化膜９を１５００
〜２５００人形成し、レジストパターンを用いコンタク
トホール１０を形成する。
〜２５００人形成し、レジストパターンを用いコンタク
トホール１０を形成する。
工程（４）・・・第１図（ｄ）
前記コンタクトホールを通して前記金属シリサイド表面
にイオン打込をする。
にイオン打込をする。
工程（へ）・・・第１図（ｅ）
化学的気相成長法により第２の多結晶シリコンを１００
０〜２０００人形成し、所望のバクーンにエツチングす
る。
０〜２０００人形成し、所望のバクーンにエツチングす
る。
以上述べたように発明によればＴｉシリサイド表面で形
成された自然酸化膜あるいはコンタクトドライエッチに
よるフッ素系ポリマーはイオン打込により破壊されるた
め、Ｔｉシリサイド−多結晶シリコン間で良好な接触が
得られるという効果を存するばかりでなく、ＨＦ処理等
によるコンタクトホールの広がり等の問題も回遊される
。
成された自然酸化膜あるいはコンタクトドライエッチに
よるフッ素系ポリマーはイオン打込により破壊されるた
め、Ｔｉシリサイド−多結晶シリコン間で良好な接触が
得られるという効果を存するばかりでなく、ＨＦ処理等
によるコンタクトホールの広がり等の問題も回遊される
。
以上実施例に基づき具体的に説明したが、本発明は上記
実施例に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
実施例に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
たとえば金屑シリサイドを形成する金属はＴｉ以外でも
Ｎｉ、Ｃｏ１Ｗ等の高融点金属であってもよい。また、
イオン打込はＡｓ以外に５ｉ１Ｇｅ等でもよい。
Ｎｉ、Ｃｏ１Ｗ等の高融点金属であってもよい。また、
イオン打込はＡｓ以外に５ｉ１Ｇｅ等でもよい。
更に本実施例においては、Ｔｉシリサイドと多結晶シリ
コンの接触に関して述べてきたが、ＴｉシリサイドとＡ
１等配線材料との接触に対しても有効である。
コンの接触に関して述べてきたが、ＴｉシリサイドとＡ
１等配線材料との接触に対しても有効である。
第１図（ａ）〜（ｅ）は、本発明の半導体装置の製造方
法の主要工程を表す断面図、第２図はサリサイド構造の
Ｓ ＲＡ Ｍの一例の表す断面図。 １・・・Ｐ型Ｓｉ基板 ２・・・素子分離用酸化膜 ３・・・ゲート酸化膜 ４・・・第１の多結晶シリコン（ゲート電極）５・・・
Ｎ型紙０度不純物拡散層 ６・・・酸化膜サイドウオール ７・・・Ｎ空高ＱＩｆ不純物拡散層 ８・・・Ｔｉシリサイド ９・・・層間絶ＲＩａ １０・・・コンタクトホール １１・・・Ａｓイオン １２・・・第２の多結晶シリコン（高抵抗）以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 最 上 務・−他１名＋、 ’、、
、、、：、ｌ’７ １１団
法の主要工程を表す断面図、第２図はサリサイド構造の
Ｓ ＲＡ Ｍの一例の表す断面図。 １・・・Ｐ型Ｓｉ基板 ２・・・素子分離用酸化膜 ３・・・ゲート酸化膜 ４・・・第１の多結晶シリコン（ゲート電極）５・・・
Ｎ型紙０度不純物拡散層 ６・・・酸化膜サイドウオール ７・・・Ｎ空高ＱＩｆ不純物拡散層 ８・・・Ｔｉシリサイド ９・・・層間絶ＲＩａ １０・・・コンタクトホール １１・・・Ａｓイオン １２・・・第２の多結晶シリコン（高抵抗）以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 最 上 務・−他１名＋、 ’、、
、、、：、ｌ’７ １１団
Claims (1)
- 【特許請求の範囲】 ａ）半導体基板上の一部に金属シリサイド層を形成する
工程、 ｂ）全面に層間絶縁膜を形成し、前記金属シリサイド上
を一部開孔する工程、 ｃ）前記開孔部を通し前記金属シリサイド表面にイオン
打込をする工程を含むことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62270744A JPH01112753A (ja) | 1987-10-27 | 1987-10-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62270744A JPH01112753A (ja) | 1987-10-27 | 1987-10-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01112753A true JPH01112753A (ja) | 1989-05-01 |
Family
ID=17490371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62270744A Pending JPH01112753A (ja) | 1987-10-27 | 1987-10-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01112753A (ja) |
-
1987
- 1987-10-27 JP JP62270744A patent/JPH01112753A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03173480A (ja) | 基板の上に横たわる多層導電ラインを有する半導体装置を製作するための方法 | |
| JPH0324737A (ja) | 半導体装置およびその製造方法 | |
| JPH07183486A (ja) | 半導体装置及びその製造方法 | |
| JPH01112753A (ja) | 半導体装置の製造方法 | |
| JPH01205569A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS6138858B2 (ja) | ||
| JPH01112752A (ja) | 半導体装置の製造方法 | |
| JP2513312B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPS63275181A (ja) | 半導体装置の製造方法 | |
| JPS60124972A (ja) | 半導体装置の製造方法 | |
| JPH02288341A (ja) | Ｍｉｓ型半導体装置 | |
| JPH0346237A (ja) | 半導体装置の製造方法 | |
| JPH1098008A (ja) | 半導体装置及びその製造方法 | |
| JPH01761A (ja) | 半導体装置 | |
| JP2525186B2 (ja) | 半導体装置の製造方法 | |
| JPS6154661A (ja) | 半導体装置の製造方法 | |
| JP3108927B2 (ja) | 半導体装置の製造方法 | |
| JP2935732B2 (ja) | 半導体装置の製造方法 | |
| JPS6022506B2 (ja) | 半導体装置の製法 | |
| JPH0330293B2 (ja) | ||
| JPH02112262A (ja) | 半導体装置の製造方法 | |
| JPH0493019A (ja) | 半導体装置の製造方法 | |
| JPH10229187A (ja) | 半導体装置及びその製造方法 | |
| JPS63318769A (ja) | 半導体装置 | |
| JPH0897421A (ja) | 半導体装置の製造方法 |