JPH01150351A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01150351A JPH01150351A JP62310430A JP31043087A JPH01150351A JP H01150351 A JPH01150351 A JP H01150351A JP 62310430 A JP62310430 A JP 62310430A JP 31043087 A JP31043087 A JP 31043087A JP H01150351 A JPH01150351 A JP H01150351A
- Authority
- JP
- Japan
- Prior art keywords
- well
- diffusion layer
- type diffusion
- line
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の製造方法に関するものである。
第５図は従来のＣＭＯ５型半導体装置の概要構成の断面
図を示す。図において、（１〕はＰ型基板、（２）はＮ
−ｗｅｌｌ 、（３）はＮ型拡散層、（４）はＮ−ｗｅ
ｌｌ （２１中のＮ型拡散層、（５）はＰ型拡散層、（
６）はゲート電極、（７）はＶｃｃライン、（８）はＶ
ｓｓラインである。
図を示す。図において、（１〕はＰ型基板、（２）はＮ
−ｗｅｌｌ 、（３）はＮ型拡散層、（４）はＮ−ｗｅ
ｌｌ （２１中のＮ型拡散層、（５）はＰ型拡散層、（
６）はゲート電極、（７）はＶｃｃライン、（８）はＶ
ｓｓラインである。
ここで、Ｎ−ｗｅｌｌ （２１とＮ型拡散層（３）との
距離を隔てる仁とにより、Ｖｃｃライン（７）に正電圧
が印加された場合にＮ−ｗｅｌｌ （２）とＮ型拡散層
（３）との間を流れる電子の発生を防止する。
距離を隔てる仁とにより、Ｖｃｃライン（７）に正電圧
が印加された場合にＮ−ｗｅｌｌ （２）とＮ型拡散層
（３）との間を流れる電子の発生を防止する。
従来の半導体装置は以上のように構成されており、パタ
ーンの微細化が進むに伴い、Ｎ−ｗｅｌｌとＮ型拡散層
との距離が十分にとれず、Ｎ −ｗｅ Ｉ ｌとＮ型拡
散層との間に生じる電流を防止できないという問題点が
あった。
ーンの微細化が進むに伴い、Ｎ−ｗｅｌｌとＮ型拡散層
との距離が十分にとれず、Ｎ −ｗｅ Ｉ ｌとＮ型拡
散層との間に生じる電流を防止できないという問題点が
あった。
この発明は上記のような問題点を解消するためになされ
たもので、Ｎ−ｗｅｌｌ近傍に補助Ｎ型拡散層を形成し
Ｖｓｓラインに接続させることにより、従来発生してい
た電流を防止することができ、その上Ｎ −ｗｅ １１
近傍に形成する補助Ｎ型拡散層はＮ−ｗｅｌｌ と同時
に形成するため、半導体装置の製造期間を延長させると
いう問題点を解決する。
たもので、Ｎ−ｗｅｌｌ近傍に補助Ｎ型拡散層を形成し
Ｖｓｓラインに接続させることにより、従来発生してい
た電流を防止することができ、その上Ｎ −ｗｅ １１
近傍に形成する補助Ｎ型拡散層はＮ−ｗｅｌｌ と同時
に形成するため、半導体装置の製造期間を延長させると
いう問題点を解決する。
この発明に係る半導体装置の製造方法はＮ−ｗｅｌｌと
同時にＮ−ｗｅｌｌ近傍に補助Ｎ型拡散層を形成し、Ｖ
ｃｃに正電圧を印加させることによって発生するＮ型拡
散層とＮ −ｗｅ ｌ １ との間に発生する電流を防
止したものである。
同時にＮ−ｗｅｌｌ近傍に補助Ｎ型拡散層を形成し、Ｖ
ｃｃに正電圧を印加させることによって発生するＮ型拡
散層とＮ −ｗｅ ｌ １ との間に発生する電流を防
止したものである。
この発明においてはＮ −ｗｅ １１近傍へ補助Ｎ型拡
散層を形成したため、従来Ｖｓｓラインに接続していた
Ｎ型拡散層よりＮ −Ｗｅ ｌ ｌへ流れ込む電子を補
助Ｎ型拡散層で吸収することができ、従来発生していた
Ｎ型拡散層とＮ −ｗｅ ｌ １ との間の電流を防止
することができる。
散層を形成したため、従来Ｖｓｓラインに接続していた
Ｎ型拡散層よりＮ −Ｗｅ ｌ ｌへ流れ込む電子を補
助Ｎ型拡散層で吸収することができ、従来発生していた
Ｎ型拡散層とＮ −ｗｅ ｌ １ との間の電流を防止
することができる。
以下、この発明の一実施例を図について説明する。図に
おいて、（１）はＰ型基板、（２）はＮ−ｗｅｌｌｓ（
３）はＮ型拡散層、（４）はＮ−ｗｅｌｌ （２）中の
Ｎ型拡散層、（５１＋、ｔ Ｐ 取払１［ｍ、（６）ｉ
、ｔ’７’−）電極、（７）はＶｃｃライン、（８）は
ＶＢＢライン、（９）はＮ−ｗｅｌｌ （２）の近傍に
形成された補助Ｎ型拡散層である。
おいて、（１）はＰ型基板、（２）はＮ−ｗｅｌｌｓ（
３）はＮ型拡散層、（４）はＮ−ｗｅｌｌ （２）中の
Ｎ型拡散層、（５１＋、ｔ Ｐ 取払１［ｍ、（６）ｉ
、ｔ’７’−）電極、（７）はＶｃｃライン、（８）は
ＶＢＢライン、（９）はＮ−ｗｅｌｌ （２）の近傍に
形成された補助Ｎ型拡散層である。
Ｎ−ｗｅｌｌ （２１と同時に形成される補助Ｎ型拡散
層（９）は第２図から第４図までの工程に従って作られ
る。
層（９）は第２図から第４図までの工程に従って作られ
る。
まず、Ｎ−ｗｅｌｌ （２１と補助Ｎ型拡散層（９）に
相当する部分を除き窒化膜Ｑｌ）をデポする（第２図）
。そして第３図のように、Ｎ型不純物を注入し熱処理を
加えることによって＠４図のように、Ｎ−ｗｅｌｌ（２
）と補助Ｎ型拡散層（９）を形成することができる。
相当する部分を除き窒化膜Ｑｌ）をデポする（第２図）
。そして第３図のように、Ｎ型不純物を注入し熱処理を
加えることによって＠４図のように、Ｎ−ｗｅｌｌ（２
）と補助Ｎ型拡散層（９）を形成することができる。
次に、第１図を用いて動作について説明する。
ＶＣＣライン（７）に正電圧を加えることにより、従来
ではＮ −ｗｅ ｌ ｌ （２＋とＶ３Ｓｉ（８１に接
続されたＮ型拡散層（３）との間に電子の流れが発生し
ていた。しかし、補助Ｎ型拡散層（９）を形成したこと
により、ＶＢＢライン（８）に接続されたＮ型拡散層（
３）よりＮ −ｗｅ ｌ １へ流れる電子は補助Ｎ型拡
散層（９）へ吸収されてしまい電流は生じない。また、
補助Ｎ型拡散層（９）も同じ＜ ＶＢＢラインに接続さ
れているため電子が流れこむことによる問題点は発生し
ない。
ではＮ −ｗｅ ｌ ｌ （２＋とＶ３Ｓｉ（８１に接
続されたＮ型拡散層（３）との間に電子の流れが発生し
ていた。しかし、補助Ｎ型拡散層（９）を形成したこと
により、ＶＢＢライン（８）に接続されたＮ型拡散層（
３）よりＮ −ｗｅ ｌ １へ流れる電子は補助Ｎ型拡
散層（９）へ吸収されてしまい電流は生じない。また、
補助Ｎ型拡散層（９）も同じ＜ ＶＢＢラインに接続さ
れているため電子が流れこむことによる問題点は発生し
ない。
以上のようにこの発明によれば、補助Ｎ型拡散層をＮ
−ｗｅ Ｉ ｌ と同時に形成し、Ｎ −ｗｅ Ｉ １
へ流れ込む電子を吸収させるようにしたので、従来発生
していたラッチアップを防止する効果がある。
−ｗｅ Ｉ ｌ と同時に形成し、Ｎ −ｗｅ Ｉ １
へ流れ込む電子を吸収させるようにしたので、従来発生
していたラッチアップを防止する効果がある。
第１図はこの発明の一実施例による半導体装置を示す断
面図、第２図から第４図まではこの発明の半導体装置の
主要製造工程を示す断面図、第５図は従来の半導体装置
の断面図である。 図において、（υはＰ型基板、（２）はＮ−ｗｅｌｌ
、（３）はＮ型拡散層、（４）はＮ −ｗｅ ｌ ｌ
（２）中のＮ型拡散層、（５）はＰ型拡散層、（６）は
ゲート電極、（７）はＶｃｃライン、（８）はＶＢＢラ
イン、（９）は補助Ｎ型拡散層、叫は窒化膜。 なお、図中、同一符号は同一、又は相当部分を示す。
面図、第２図から第４図まではこの発明の半導体装置の
主要製造工程を示す断面図、第５図は従来の半導体装置
の断面図である。 図において、（υはＰ型基板、（２）はＮ−ｗｅｌｌ
、（３）はＮ型拡散層、（４）はＮ −ｗｅ ｌ ｌ
（２）中のＮ型拡散層、（５）はＰ型拡散層、（６）は
ゲート電極、（７）はＶｃｃライン、（８）はＶＢＢラ
イン、（９）は補助Ｎ型拡散層、叫は窒化膜。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- Ｐ型基板を用いたＣＭＯＳ型半導体装置の製造方法に
おいて、Ｎ−ｗｅｌｌと同時にＮ−ｗｅｌｌ近傍へＮ型
拡散層を形成し、ラッチアップの発生原因となるＮ−ｗ
ｅｌｌへ流れ込む電子を吸収させることを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62310430A JPH01150351A (ja) | 1987-12-07 | 1987-12-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62310430A JPH01150351A (ja) | 1987-12-07 | 1987-12-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01150351A true JPH01150351A (ja) | 1989-06-13 |
Family
ID=18005149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62310430A Pending JPH01150351A (ja) | 1987-12-07 | 1987-12-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01150351A (ja) |
-
1987
- 1987-12-07 JP JP62310430A patent/JPH01150351A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0955483A (ja) | 半導体記憶装置 | |
| JPS6341065A (ja) | Ｃｍｏｓ半導体装置 | |
| JPH0388362A (ja) | 高出力用集積回路のための半導体構造 | |
| JPH01150351A (ja) | 半導体装置の製造方法 | |
| JPS61285750A (ja) | 半導体装置 | |
| JPS61290753A (ja) | 相補形ｍｉｓ半導体集積回路装置 | |
| US5880501A (en) | Semiconductor integrated circuit and manufacturing method of the same | |
| JPH04139758A (ja) | 半導体装置およびその製造方法 | |
| JPS61196568A (ja) | 半導体装置 | |
| JPS63200560A (ja) | Ｃｍｏｓ型半導体装置 | |
| JP2525142B2 (ja) | 半導体集積回路 | |
| JPH02105566A (ja) | 相補型半導体装置 | |
| JPS61131477A (ja) | 半導体装置 | |
| JPH03246967A (ja) | 半導体装置 | |
| JPH0411767A (ja) | 半導体装置及びその製造方法 | |
| JP4365545B2 (ja) | 固体撮像装置 | |
| JPS627148A (ja) | 相補型半導体装置及びその製造方法 | |
| JPS59181048A (ja) | 相補型半導体装置の製造方法 | |
| JPS6113662A (ja) | 相補形ｍｉｓトランジスタ装置及びその製法 | |
| JPH0360152A (ja) | 半導体装置の入力保護回路 | |
| JPS6014512B2 (ja) | 絶縁ゲ−ト型電界効果トランジスタ | |
| JPS58218159A (ja) | 相補型ｍｏｓ半導体装置 | |
| JPH01305560A (ja) | 相補型ｍｏｓトランジスタ | |
| KR19990043130A (ko) | 정전기 방지기능을 갖는 반도체집적회로의 입출력버퍼 | |
| JPH0325968A (ja) | 二電源方式の半導体集積回路 |