JPH012334A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH012334A JPH012334A JP62-157101A JP15710187A JPH012334A JP H012334 A JPH012334 A JP H012334A JP 15710187 A JP15710187 A JP 15710187A JP H012334 A JPH012334 A JP H012334A
- Authority
- JP
- Japan
- Prior art keywords
- signals
- circuit
- semiconductor integrated
- signal
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔ｌ！！要〕
本発明は半導体集積回路であって、バッファ手段及び比
較手段を設け、分岐した同一の信号夫々又は所定の位相
関係にある信号夫々のウイミングのずれの検出を可能と
する。 〔８業上の利用分野〕 本発明は半導体集積回路に関し、特に自動設計が適用さ
れるゲートアレイ等の半導体集積回路に関する。 ゲートアレイ等の半導体集積回路においては、回路のブ
ロックの配置及び回路ブロック内外の配ｌｆＡ簀をコン
ピュータを用いた自動ｉｉＵ ｇｌで行なうことが一般
的である。 〔従来の技術〕 半導体集積回路の自動設計を行なった場合、信号線がど
のような経路で配線され、かつとの稈［αの配線長にな
るかは、自動設晶！をｔＥなう前に知ることはできない
のであるが、従来のゲー１−７レイ等の半導体集積回路
は集積度がそれほど高くないために、信号線の配線長に
応じた信号のｄ５ｆが問題となることはない。従って、
従来の半導体集積回路には信号の遅延を検出する回路等
を設けてはいなかった。 〔発明が解決しようとする問題点〕 しかるに、最近、半導体集積回路の集積度が高く、かつ
大型化するに従って、集積回路内での配線が長くなり、
信号の遅延哨が人となっている。 このため、複数の回路ブロックに共通に供給されるクロ
ック信号が各回路ブロックにおいてタイミングのずれを
生じ、従来はこのタイミングのずれがどの程度かを知る
ことができないという問題点があった。 本発明は上記の点に鑑みてなされたものであり、信号の
タイミングのずれを検出できる半導体集積回路を提供す
ることを目的とする。 〔問題点を解決するための手段） 本発明の半導体４Ｊ、積回路は、分岐した同一の信号夫
々又は所定の位相関係にある（１１号夫々を各■路ブロ
ック（１３，１４，１５）に供給する信号Ｆ＋！（２０
ａ、２０ｂ、２５．２６）人々の終端に設けられたバッ
フ１手段（２１，２２，２７゜２８）と、 バッファ手段（２１，２２，２７，２８）夫々より出力
される信号を比較して、分岐した同一の信号夫々又は所
定の１０相関係にある１５号夫々の位相差を検出する比
較手段（２３，２９）とを右する。 〔作用〕 本発明においては、バッフ７手段（２１，２２゜２７．
２８）は比較すべき信号を一定のレベルとし、バッフ７
手段（２１，２２，２７，２８）の出力する信号は比較
手段（２３，２９）に供給され、ここで分岐された同一
の信号夫々又は所定の位相関係にある信号夫々の位相差
を検出した信号が生成され、この信号によってタイミン
グのずれを知ることができる。 （実施例〕 第１図は本発明の半導体集積回路の一実施例のブロック
図を示す。同図中、１０はゲートアレイの半導体集積回
路である。この半導体集積回路１０内には自動段５１に
より回路ブロック１１〜１５が構成されている。 ゛￥導体集積回路１０は回路ブロック１１〜１５人々で
外部端子１６ａ〜１６ｎより入力する信号の処理を行な
って、外部端子１７ａ〜１７ｍより信号を出力する。 外部端子１６Ｃには第２図（Δ）に示す如きクロック信
号ａが入来する。このクロック信号ａは二分岐され、ぞ
の一方は信号線２０ａにより回路ブロック１１に供給さ
れ、この掛回路ブロック１３ａに供給される。また他方
は信号線２０ｂにより回路１０ツク１４に供給される。 信号線２０ａの１１端は回路ブロック１３より引き出さ
れてバッフ戸としてのインバータ２１１こ接続されてお
り、また信号線２０ｂのｎ端は回路ブ
較手段を設け、分岐した同一の信号夫々又は所定の位相
関係にある信号夫々のウイミングのずれの検出を可能と
する。 〔８業上の利用分野〕 本発明は半導体集積回路に関し、特に自動設計が適用さ
れるゲートアレイ等の半導体集積回路に関する。 ゲートアレイ等の半導体集積回路においては、回路のブ
ロックの配置及び回路ブロック内外の配ｌｆＡ簀をコン
ピュータを用いた自動ｉｉＵ ｇｌで行なうことが一般
的である。 〔従来の技術〕 半導体集積回路の自動設計を行なった場合、信号線がど
のような経路で配線され、かつとの稈［αの配線長にな
るかは、自動設晶！をｔＥなう前に知ることはできない
のであるが、従来のゲー１−７レイ等の半導体集積回路
は集積度がそれほど高くないために、信号線の配線長に
応じた信号のｄ５ｆが問題となることはない。従って、
従来の半導体集積回路には信号の遅延を検出する回路等
を設けてはいなかった。 〔発明が解決しようとする問題点〕 しかるに、最近、半導体集積回路の集積度が高く、かつ
大型化するに従って、集積回路内での配線が長くなり、
信号の遅延哨が人となっている。 このため、複数の回路ブロックに共通に供給されるクロ
ック信号が各回路ブロックにおいてタイミングのずれを
生じ、従来はこのタイミングのずれがどの程度かを知る
ことができないという問題点があった。 本発明は上記の点に鑑みてなされたものであり、信号の
タイミングのずれを検出できる半導体集積回路を提供す
ることを目的とする。 〔問題点を解決するための手段） 本発明の半導体４Ｊ、積回路は、分岐した同一の信号夫
々又は所定の位相関係にある（１１号夫々を各■路ブロ
ック（１３，１４，１５）に供給する信号Ｆ＋！（２０
ａ、２０ｂ、２５．２６）人々の終端に設けられたバッ
フ１手段（２１，２２，２７゜２８）と、 バッファ手段（２１，２２，２７，２８）夫々より出力
される信号を比較して、分岐した同一の信号夫々又は所
定の１０相関係にある１５号夫々の位相差を検出する比
較手段（２３，２９）とを右する。 〔作用〕 本発明においては、バッフ７手段（２１，２２゜２７．
２８）は比較すべき信号を一定のレベルとし、バッフ７
手段（２１，２２，２７，２８）の出力する信号は比較
手段（２３，２９）に供給され、ここで分岐された同一
の信号夫々又は所定の位相関係にある信号夫々の位相差
を検出した信号が生成され、この信号によってタイミン
グのずれを知ることができる。 （実施例〕 第１図は本発明の半導体集積回路の一実施例のブロック
図を示す。同図中、１０はゲートアレイの半導体集積回
路である。この半導体集積回路１０内には自動段５１に
より回路ブロック１１〜１５が構成されている。 ゛￥導体集積回路１０は回路ブロック１１〜１５人々で
外部端子１６ａ〜１６ｎより入力する信号の処理を行な
って、外部端子１７ａ〜１７ｍより信号を出力する。 外部端子１６Ｃには第２図（Δ）に示す如きクロック信
号ａが入来する。このクロック信号ａは二分岐され、ぞ
の一方は信号線２０ａにより回路ブロック１１に供給さ
れ、この掛回路ブロック１３ａに供給される。また他方
は信号線２０ｂにより回路１０ツク１４に供給される。 信号線２０ａの１１端は回路ブロック１３より引き出さ
れてバッフ戸としてのインバータ２１１こ接続されてお
り、また信号線２０ｂのｎ端は回路ブ
【」ツク１４より
引き出されてバッフ？とじでのインバータ２２に接続さ
れている。 インバータ２１．２２夫々は信号線２０ａ。 ２０ｂ夫々で遅延されたクロックイｇ＠を反転して一定
のレベルの第２図（Ｂ）、（Ｃ）に示す信号す、ｃを青
でイクスクルーシブオア回路２３に供給する。イクスク
ルーシブオア回路２３は信号す。 Ｃを比較して信号線２０ａ、２０ｂ夫々の終端にお１ノ
るクロック信号の位相差τ１だけのパルス幅を有する第
２図（Ｄ）に示す如きパルス信号ｄを生成し、このパル
ス信号ｄは外部端子２４より出力される。 また、回路ブロック１２は第２図（Ｅ）、（Ｆ）夫々に
示す如く、互いの位相差がτ２の信号ｅ。 ｆを生成する。信号ｅ ｔ、を信号線２５により回路ブ
ロック１４に供給される。また信＠ｅは信号線２６によ
り回路ブロック１５に供給される。信号線２５の終端は
回路ブロック１４より引き出されてバッファとしてのイ
ンバータ２７に接続されており、また信す線２６の終端
は回路ブロック１５より引ぎ出されてバッファとしての
インバータ２８に接続されている。 インバータ２７．２８夫々はイエ目線２５．２６大々で
遅延された信号ｅ、ｆを反転して一定のレベルの第２図
（Ｇ）、（Ｈ）に示す信号ｑ、ｈを得てイクスクルーシ
ブオア回路２９に供給する。 イクスクルーシブオア回路２９は信号ｑ、ｈを比較して
信号線２５．２６夫々の終端における信号ｅ、ｆの位相
差τ３だけのパルス幅を有する第２図（１）に示す如き
パルス信５７３１を生成し、このパルス信号ｉは外部端
子３０より出ツノされる。 上記のインバータ２１．２２．２７．２８及びイクスス
ルーシプオア回路２３．２９は自動設計により回路ブロ
ック１１〜゛１５が構成された礒、必要に応じて設けら
れたものである。 端子２４により出力されるパルス信号ｄの波形を見るこ
とによって、信号線２０ａ、２０ｂ夫々の終端における
クロック信号ａのタイミングのずれ（τ１）を知ること
ができ、同様にパルスｉの波形を見ることによって信号
線２５．２６夫々の終端における信号ｅ、ｆのタイミン
グのずれ（τ３−τ２）を知ることができ、上記タイミ
ングのずれが回路ブロック１３．１４間又は回路ブ１−
】ツク１４．１５間で問題となるｌ１ｒｉを越えていれ
ば、回路ブロック１３．１４．１５にタイミングのｆれ
を相殺するための近延回路等を追加する等の設８１変史
を行なう。 なお、バッファとしてはインバータ２１．２２゜２７．
２８の如く信号反転を行なわなくとも良く、またイクス
クルーシブオア回路２３．２９の代りにアンド回路笠で
互いに反転した波形の信号の比較をｆｊなっても良く、
−り記実施例に限定されない。 〔発明の効果〕 上述の如く、本発明の半導体集積回路によれば、分岐さ
れた同一の信号夫々又は所定の（Ｄ相関係にある信号夫
々の位相差を検出して、上記の信号夫々のタイミングの
ずれを知ることができ、実用上きわめて有用である。
引き出されてバッフ？とじでのインバータ２２に接続さ
れている。 インバータ２１．２２夫々は信号線２０ａ。 ２０ｂ夫々で遅延されたクロックイｇ＠を反転して一定
のレベルの第２図（Ｂ）、（Ｃ）に示す信号す、ｃを青
でイクスクルーシブオア回路２３に供給する。イクスク
ルーシブオア回路２３は信号す。 Ｃを比較して信号線２０ａ、２０ｂ夫々の終端にお１ノ
るクロック信号の位相差τ１だけのパルス幅を有する第
２図（Ｄ）に示す如きパルス信号ｄを生成し、このパル
ス信号ｄは外部端子２４より出力される。 また、回路ブロック１２は第２図（Ｅ）、（Ｆ）夫々に
示す如く、互いの位相差がτ２の信号ｅ。 ｆを生成する。信号ｅ ｔ、を信号線２５により回路ブ
ロック１４に供給される。また信＠ｅは信号線２６によ
り回路ブロック１５に供給される。信号線２５の終端は
回路ブロック１４より引き出されてバッファとしてのイ
ンバータ２７に接続されており、また信す線２６の終端
は回路ブロック１５より引ぎ出されてバッファとしての
インバータ２８に接続されている。 インバータ２７．２８夫々はイエ目線２５．２６大々で
遅延された信号ｅ、ｆを反転して一定のレベルの第２図
（Ｇ）、（Ｈ）に示す信号ｑ、ｈを得てイクスクルーシ
ブオア回路２９に供給する。 イクスクルーシブオア回路２９は信号ｑ、ｈを比較して
信号線２５．２６夫々の終端における信号ｅ、ｆの位相
差τ３だけのパルス幅を有する第２図（１）に示す如き
パルス信５７３１を生成し、このパルス信号ｉは外部端
子３０より出ツノされる。 上記のインバータ２１．２２．２７．２８及びイクスス
ルーシプオア回路２３．２９は自動設計により回路ブロ
ック１１〜゛１５が構成された礒、必要に応じて設けら
れたものである。 端子２４により出力されるパルス信号ｄの波形を見るこ
とによって、信号線２０ａ、２０ｂ夫々の終端における
クロック信号ａのタイミングのずれ（τ１）を知ること
ができ、同様にパルスｉの波形を見ることによって信号
線２５．２６夫々の終端における信号ｅ、ｆのタイミン
グのずれ（τ３−τ２）を知ることができ、上記タイミ
ングのずれが回路ブロック１３．１４間又は回路ブ１−
】ツク１４．１５間で問題となるｌ１ｒｉを越えていれ
ば、回路ブロック１３．１４．１５にタイミングのｆれ
を相殺するための近延回路等を追加する等の設８１変史
を行なう。 なお、バッファとしてはインバータ２１．２２゜２７．
２８の如く信号反転を行なわなくとも良く、またイクス
クルーシブオア回路２３．２９の代りにアンド回路笠で
互いに反転した波形の信号の比較をｆｊなっても良く、
−り記実施例に限定されない。 〔発明の効果〕 上述の如く、本発明の半導体集積回路によれば、分岐さ
れた同一の信号夫々又は所定の（Ｄ相関係にある信号夫
々の位相差を検出して、上記の信号夫々のタイミングの
ずれを知ることができ、実用上きわめて有用である。
第１図は本発明の半導体集積回路の一実施例のブロック
図、 第２図は第１図に示す回路各部の信呂タイムヂャートで
ある。 図面中、 １１〜１５は回路ブロック、 ２１．２２．２７．２８はインバータ、２３．２９はイ
クスクルーシブＡア回路である。 代理人 弁理１ 井 桁 自 −１ −一φ吟例 第２回ｆ＞目糞−し叩のギ１（り４ＡナヤーＦ第２Ｚ
図、 第２図は第１図に示す回路各部の信呂タイムヂャートで
ある。 図面中、 １１〜１５は回路ブロック、 ２１．２２．２７．２８はインバータ、２３．２９はイ
クスクルーシブＡア回路である。 代理人 弁理１ 井 桁 自 −１ −一φ吟例 第２回ｆ＞目糞−し叩のギ１（り４ＡナヤーＦ第２Ｚ
Claims (1)
- 【特許請求の範囲】 複数の回路ブロック（１１〜１５）に分岐した同一の
信号夫々又は所定の位相関係にある信号夫々が供給され
る構成の半導体集積回路において、該分岐した同一の信
号夫々又は所定の位相関係にある信号夫々を各回路ブロ
ック（１３、１４、１５）に供給する信号線（２０ａ、
２０ｂ、２５、２６）夫々の終端に設けられたバッファ
手段（２１、２２、２７、２８）と、 該バッファ手段（２１、２２、２７、２８）夫々より出
力される信号を比較して、該分岐した同一の信号夫々又
は所定の位相関係にある信号夫々の位相差を検出する比
較手段（２３、２９）とを有することを特徴とする半導
体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62-157101A JPH012334A (ja) | 1987-06-24 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62-157101A JPH012334A (ja) | 1987-06-24 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS642334A JPS642334A (en) | 1989-01-06 |
| JPH012334A true JPH012334A (ja) | 1989-01-06 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5396129A (en) | Semiconductor integrated circuit apparatus comprising clock signal line formed in a ring shape | |
| JP2002158567A (ja) | クロック信号からのパルス信号の生成 | |
| EP0628913A1 (en) | Interrupt signal detection circuit | |
| JPH012334A (ja) | 半導体集積回路 | |
| US6205192B1 (en) | Clock input control circuit | |
| KR100244745B1 (ko) | 싱크 워드 검출회로 | |
| US4924314A (en) | Semiconductor device containing video signal processing circuit | |
| JPH04306013A (ja) | ラッチ回路装置 | |
| JPH04132976A (ja) | テストモード発生回路 | |
| JPH0224412B2 (ja) | ||
| JP3025551B2 (ja) | 直流特性試験回路 | |
| JPH0481118A (ja) | 入力回路 | |
| JPS5922975B2 (ja) | 信号優先順位決定回路 | |
| JPH0273713A (ja) | 半導体集積回路のクロックラインバッフア回路 | |
| JPH01100643A (ja) | 半導体集積回路 | |
| JPH01135116A (ja) | 入力断検出回路 | |
| JPS60260257A (ja) | 基準信号伝送回路 | |
| JPH0495295A (ja) | メモリー回路 | |
| JPH0429428A (ja) | フレーム同期回路 | |
| JPS60156127A (ja) | 半導体集積回路装置 | |
| JPS6390251A (ja) | 交番信号監視回路 | |
| KR970019079A (ko) | 클럭버퍼(Clock Buffer)회로 | |
| JPS62232214A (ja) | 雑音除去回路 | |
| JPH03229175A (ja) | 半導体集積回路 | |
| JPH0645951A (ja) | シリアルデータ／パラレルデータ変換回路装置 |