JPH0164200U - - Google Patents
Info
- Publication number
- JPH0164200U JPH0164200U JP1987159511U JP15951187U JPH0164200U JP H0164200 U JPH0164200 U JP H0164200U JP 1987159511 U JP1987159511 U JP 1987159511U JP 15951187 U JP15951187 U JP 15951187U JP H0164200 U JPH0164200 U JP H0164200U
- Authority
- JP
- Japan
- Prior art keywords
- potential
- read
- mos transistor
- inverter
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013500 data storage Methods 0.000 claims description 2
- 230000001934 delay Effects 0.000 claims 2
- 239000003990 capacitor Substances 0.000 claims 1
- 230000003111 delayed effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Description
第１図は本考案の実施例を示す回路図、第２図
は従来例を示す回路図である。 ６…データ記憶回路、７…第１ＭＯＳトランジ
スタ、９…第２ＭＯＳトランジスタ、１２…イン
バータ、１０…第３ＭＯＳトランジスタ、１１…
第４ＭＯＳトランジスタ、１３…遅延回路。
は従来例を示す回路図である。 ６…データ記憶回路、７…第１ＭＯＳトランジ
スタ、９…第２ＭＯＳトランジスタ、１２…イン
バータ、１０…第３ＭＯＳトランジスタ、１１…
第４ＭＯＳトランジスタ、１３…遅延回路。
Claims (1)
- アドレス信号がゲートに印加された複数の第１
ＭＯＳトランジスタがデータ読み出しノードと第
１電位間に並列あるいは直列接続されて成るデー
タ記憶回路と、前記データ読み出しノードを第２
の電位にプリチヤージするためにプリチヤージ信
号で制御される第２ＭＯＳトランジスタと、前記
データ読み出しノードが入力に接続されデータ読
み出しノードの電位を検出するインバータとを備
えたリードオンリメモリに於いて、前記プリチヤ
ージ信号を入力するインバータ及びコンデンサで
遅延された信号と遅延前の信号を入力する論理ゲ
ートにより、プリチヤージ信号の終端を遅延する
遅延回路と、前記データ読み出しノードと第２の
電位間に直列接続され、前記データ読み出しノー
ドの電位を検出するインバータの出力がゲートに
接続された第３ＭＯＳトランジスタ、及び、前記
遅延回路の出力がゲートに印加された第４ＭＯＳ
トランジスタを設けたことを特徴とするリードオ
ンリメモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987159511U JPH0164200U (ja) | 1987-10-19 | 1987-10-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987159511U JPH0164200U (ja) | 1987-10-19 | 1987-10-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0164200U true JPH0164200U (ja) | 1989-04-25 |
Family
ID=31440788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987159511U Pending JPH0164200U (ja) | 1987-10-19 | 1987-10-19 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0164200U (ja) |
-
1987
- 1987-10-19 JP JP1987159511U patent/JPH0164200U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4573147A (en) | Semiconductor memory device | |
| US5402388A (en) | Variable latency scheme for synchronous memory | |
| JPS6362839B2 (ja) | ||
| KR880006698A (ko) | 씨모오스 반도체 메모리장치의 입출력 회로 | |
| JPH0223958B2 (ja) | ||
| JPH0164200U (ja) | ||
| JPS6431599U (ja) | ||
| JPH064479Y2 (ja) | 半導体メモリ装置 | |
| JPH0412556B2 (ja) | ||
| JPS58114596U (ja) | 半導体メモリ装置 | |
| JPH0312394B2 (ja) | ||
| JPS59151387A (ja) | 半導体記憶装置 | |
| JPS63163541U (ja) | ||
| JPH0248997B2 (ja) | ||
| JPS62100551U (ja) | ||
| JPS6272223A (ja) | デ−タ出力バツフア回路 | |
| JPH0472319B2 (ja) | ||
| JPH0356983U (ja) | ||
| JPS6037554B2 (ja) | 記憶装置 | |
| JPH0218786A (ja) | デコーディングによる入出力ラインの分割方法 | |
| JPS61184787A (ja) | ランダムアクセス型メモリ装置 | |
| JPH0330237B2 (ja) | ||
| JPS61204893A (ja) | デ−タ出力バツフア回路 | |
| JPS63184993A (ja) | 信号発生回路 | |
| JPS60119141U (ja) | 論理回路 |