JPH02105250A - データ転送方式 - Google Patents
データ転送方式Info
- Publication number
- JPH02105250A JPH02105250A JP25774788A JP25774788A JPH02105250A JP H02105250 A JPH02105250 A JP H02105250A JP 25774788 A JP25774788 A JP 25774788A JP 25774788 A JP25774788 A JP 25774788A JP H02105250 A JPH02105250 A JP H02105250A
- Authority
- JP
- Japan
- Prior art keywords
- shared ram
- processor
- data
- written
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
共有ＲＡＭを使用し、該共有ＲＡＭの使用権を調停する
共有ＲＡＭｊＪｌ停手段にての、該共有ＲＡＭのバス交
換により複数のプロセッサ間でデータの転送を行うマル
チプロセッサシステムのデータ転送方式に関し、 通常のＲＡＭを使用し、データ転送効率の良いデータ転
送方式の提供を目的とし、 共有ＲＡＭの読み出し先頭アドレスを、読み出す毎に更
新記憶する読み出し先頭アドレス記憶手段及び、 先に書き込んだ最終アドレスと、該読み出し先頭アドレ
ス記憶手段より読み出した先頭アドレスから、該共有Ｒ
ＡＭの空き領域の量を算出し、次に書き込むデータ量と
比較し、空き領域の量が次に書き込むデータ量よりも多
くなければ書き込み要求を共有ＲＡＭ調停手段に送出す
る空き領域算出書込み要求送出手段を設けた構成とする
。
共有ＲＡＭｊＪｌ停手段にての、該共有ＲＡＭのバス交
換により複数のプロセッサ間でデータの転送を行うマル
チプロセッサシステムのデータ転送方式に関し、 通常のＲＡＭを使用し、データ転送効率の良いデータ転
送方式の提供を目的とし、 共有ＲＡＭの読み出し先頭アドレスを、読み出す毎に更
新記憶する読み出し先頭アドレス記憶手段及び、 先に書き込んだ最終アドレスと、該読み出し先頭アドレ
ス記憶手段より読み出した先頭アドレスから、該共有Ｒ
ＡＭの空き領域の量を算出し、次に書き込むデータ量と
比較し、空き領域の量が次に書き込むデータ量よりも多
くなければ書き込み要求を共有ＲＡＭ調停手段に送出す
る空き領域算出書込み要求送出手段を設けた構成とする
。
本発明は、共有ＲＡＭを使用し、該共有ＲＡＭの使用権
を調停する共有ＲＡＭ調停手段にての、該共有ＲＡＭの
バス交換により複数のプロセ・フサ間でデータの転送を
行うマルチプロセッサシステムのデータ転送方式の改良
に関する。
を調停する共有ＲＡＭ調停手段にての、該共有ＲＡＭの
バス交換により複数のプロセ・フサ間でデータの転送を
行うマルチプロセッサシステムのデータ転送方式の改良
に関する。
従来のマルチプロセッサシステムのデータ転送方式とし
ては、下記に示す３通りの方法がある。
ては、下記に示す３通りの方法がある。
■共有ＲＡＭに、バイト単位で書込み、書込み終了後、
相手側のプロセッサが読み出し、読み出しが終了すると
次の１ハイドを書込むバイト単位転送方法。
相手側のプロセッサが読み出し、読み出しが終了すると
次の１ハイドを書込むバイト単位転送方法。
■共有ＲＡＭに、電文単位で書込み、書込み終了後、相
手側のプロセッサが読み出し、読み出しが終了すると次
の電文を書込む電文単位転送方法。
手側のプロセッサが読み出し、読み出しが終了すると次
の電文を書込む電文単位転送方法。
■Ｄｕａｌ Ｐｏｒｔ ＲＡＭを使用し、書込み読
み出しを自由に行うデュアルポー）ＲＡＭ転送方法。
み出しを自由に行うデュアルポー）ＲＡＭ転送方法。
〔発明が解決しようとする課題〕
しかしながら、バイト単位転送方法では、バイト単位で
書込み、読み出しを繰り返すので、多量のデータを転送
する場合は時間がかかりデータ転送効率が悪い問題点が
ある。
書込み、読み出しを繰り返すので、多量のデータを転送
する場合は時間がかかりデータ転送効率が悪い問題点が
ある。
電文単位転送方法では、相手側が書き込んだ電文を全部
読み出さないと、次の電文を書き込むことが出来ず、特
に読み出し完了に時間がかかる時は次の電文を書き込む
のが遅くなり、データ転送効率が悪い問題点がある。
読み出さないと、次の電文を書き込むことが出来ず、特
に読み出し完了に時間がかかる時は次の電文を書き込む
のが遅くなり、データ転送効率が悪い問題点がある。
デュアルポートＲＡＭ転送方法では、２つのプロセッサ
で、自由に書込み、読み出しが可能であるが、使用する
Ｄｕａｌ Ｐｏｒｔ ＲＡＭが高価である問題点が
ある。
で、自由に書込み、読み出しが可能であるが、使用する
Ｄｕａｌ Ｐｏｒｔ ＲＡＭが高価である問題点が
ある。
本発明は、通常のＲＡＭを使用し、データ転送効率の良
いデータ転送方式の提供を目的としている。
いデータ転送方式の提供を目的としている。
第１図は本発明の原理ブロック図である。
第１図に示す如く、共有ＲＡＭ３を使用し、該共有ＲＡ
Ｍ３の使用権を調停する共有ＲＡＭ調停手段４にての、
該共有ＲＡＭ３のバス交換により複数のプロセッサ１．
２間でデータの転送を行うマルチプロセッサシステムに
おいて、 該共有ＲＡＭ３の読み出し先頭アドレスを、読み出す毎
に更新記憶する読み出し先頭アドレス記憶手段５及び、 先に書き込んだ最終アドレスと、該読み出し先頭アドレ
ス記憶手段５より読み出した先頭アドレスから、該共有
ＲＡＭ３の空き領域の量を算出し、次に書き込むデータ
量と比較し、空き領域の量が次に書き込むデータ量より
も多くなければ書き込み要求を該共有ＲＡＭＩ停手段４
に送出する空き領域算出書込み要求送出手段６を設ける
。
Ｍ３の使用権を調停する共有ＲＡＭ調停手段４にての、
該共有ＲＡＭ３のバス交換により複数のプロセッサ１．
２間でデータの転送を行うマルチプロセッサシステムに
おいて、 該共有ＲＡＭ３の読み出し先頭アドレスを、読み出す毎
に更新記憶する読み出し先頭アドレス記憶手段５及び、 先に書き込んだ最終アドレスと、該読み出し先頭アドレ
ス記憶手段５より読み出した先頭アドレスから、該共有
ＲＡＭ３の空き領域の量を算出し、次に書き込むデータ
量と比較し、空き領域の量が次に書き込むデータ量より
も多くなければ書き込み要求を該共有ＲＡＭＩ停手段４
に送出する空き領域算出書込み要求送出手段６を設ける
。
本発明の動作を第１図及び、第１図の共有ＲＡＭ３の書
込み開始説明図である第２図を用いて、電文を転送する
場合につき説明する。
込み開始説明図である第２図を用いて、電文を転送する
場合につき説明する。
第１図では空き領域算出書込み要求送出手段６をプロセ
ッサ１側のみに設けであるので、プロセッサ１が書込み
、プロセッサ２が読み出す場合の例であり、空き領域算
出書込み要求送出手段６をプロセッサｌと２側に設けれ
ば、何れかのプロセッサが書込み、他のプロセッサが読
み出す場合に適用出来る。
ッサ１側のみに設けであるので、プロセッサ１が書込み
、プロセッサ２が読み出す場合の例であり、空き領域算
出書込み要求送出手段６をプロセッサｌと２側に設けれ
ば、何れかのプロセッサが書込み、他のプロセッサが読
み出す場合に適用出来る。
第１図の読み出し側のプロセッサ２が、共有ＲＡＭ３よ
りデータを読み出す毎に、第２図に示す、先頭アドレス
■は点線で示す如く変化するが、変化する先頭アドレス
を、読み出し先頭アドレス記憶手段５にて記憶している
。
りデータを読み出す毎に、第２図に示す、先頭アドレス
■は点線で示す如く変化するが、変化する先頭アドレス
を、読み出し先頭アドレス記憶手段５にて記憶している
。
又書込み側のプロセッサ１は、先に書き込んだ最終アド
レス■を記憶しており、空き領域算出書込み要求送出手
段６にて、・・・の如く変化する読み出し先頭アドレス
を、読み出し先頭アドレス記憶手段５より読み出し、共
有ＲＡＭ３の空き領域の量、第２図ではａ＋ｂ＋ｃを算
出する。
レス■を記憶しており、空き領域算出書込み要求送出手
段６にて、・・・の如く変化する読み出し先頭アドレス
を、読み出し先頭アドレス記憶手段５より読み出し、共
有ＲＡＭ３の空き領域の量、第２図ではａ＋ｂ＋ｃを算
出する。
この空き領域の量はプロセッサ２が読み出す毎に増加す
るので、この空き領域の量が、次に書き込むデータの量
より多くなると、共有ＲＡＭＩ停手段４に対して書込み
要求を出力する。
るので、この空き領域の量が、次に書き込むデータの量
より多くなると、共有ＲＡＭＩ停手段４に対して書込み
要求を出力する。
共有ＲＡＭ調停手段４では、優先順位の高いものに共有
ＲＡＭの専用権を与えるが、読み出したものを直列にし
て次段に送る等のために合間が生ずると、専用権をプロ
セッサ１に与えるので、ここで、次の電文を書き込むこ
とが出来る。
ＲＡＭの専用権を与えるが、読み出したものを直列にし
て次段に送る等のために合間が生ずると、専用権をプロ
セッサ１に与えるので、ここで、次の電文を書き込むこ
とが出来る。
即ち、全部読み出しが終了するのを待たずとも、次の電
文を書き込む空き領域が生ずると、書込みが可能となる
のでデータ転送効率が向上する。
文を書き込む空き領域が生ずると、書込みが可能となる
のでデータ転送効率が向上する。
以下本発明の１実施例に付き図に従って説明する。
第３図は本発明の実施例の調歩同期通信を行う場合のブ
ロック図であり、プロセッサ１より電文をプロセッサ２
に転送し、調歩同期通信制御部１２より、調歩同期方式
で直列になったデータを相手局に送信する場合の例を示
している。
ロック図であり、プロセッサ１より電文をプロセッサ２
に転送し、調歩同期通信制御部１２より、調歩同期方式
で直列になったデータを相手局に送信する場合の例を示
している。
まず、共有ＲＡＭ調停部９の動作について説明すると、
プロセッサ１，２から共有ＲＡＭ３に対する書込み、読
み出し要求（ＲＥ Ｑ）があると、優先順位の高いもの
に肯定応答（ＡＣＫ）を出力し、ゲート回路１０又は１
１を開き、肯定応答を受信した側のプロセッサが専用し
て使用出来るようにする。
プロセッサ１，２から共有ＲＡＭ３に対する書込み、読
み出し要求（ＲＥ Ｑ）があると、優先順位の高いもの
に肯定応答（ＡＣＫ）を出力し、ゲート回路１０又は１
１を開き、肯定応答を受信した側のプロセッサが専用し
て使用出来るようにする。
調歩同期通信制御部１２について説明すると、プロセッ
サ２が共有ＲＡＭ３より読み出した例えば１バイトのデ
ータを、直列にし、スタートビットとかストップビット
等を付加して調歩同期方式の形態にして送出するもので
、プロセッサ２が１バイトのデータを読み出すのに例え
ば１μｓとすれば、これを送出する時間は数μｓである
。
サ２が共有ＲＡＭ３より読み出した例えば１バイトのデ
ータを、直列にし、スタートビットとかストップビット
等を付加して調歩同期方式の形態にして送出するもので
、プロセッサ２が１バイトのデータを読み出すのに例え
ば１μｓとすれば、これを送出する時間は数μｓである
。
次に、第３図のプロセッサ１より、プロセッサ２側にデ
ータを転送し、調歩同期通信制御部１２よりデータを送
出するシーケンスにつき説明する。
ータを転送し、調歩同期通信制御部１２よりデータを送
出するシーケンスにつき説明する。
まず最初に、プロセッサｌが共有ＲＡＭ３への書込み要
求を出すと、共有ＲＡＭ調停部９は、プロセッサ１に対
し肯定応答を出力し、ゲート回路ｌＯを開く。
求を出すと、共有ＲＡＭ調停部９は、プロセッサ１に対
し肯定応答を出力し、ゲート回路ｌＯを開く。
この肯定応答により、プロセッサ１は書込み可を知り、
共有ＲＡＭ３に電文を書き込む。
共有ＲＡＭ３に電文を書き込む。
この時、プロセッサ１は書き込んだ最終アドレスを記憶
している。
している。
プロセッサ２より読み出し要求があると、共有ＲＡＭｍ
停部９は、プロセッサ１の書込み完了を待ち、プロセッ
サ２に対し肯定応答を出力し、ゲート回路１０を閉じ、
ゲート回路１１を開く。
停部９は、プロセッサ１の書込み完了を待ち、プロセッ
サ２に対し肯定応答を出力し、ゲート回路１０を閉じ、
ゲート回路１１を開く。
すると、プロセッサ２は共有ＲＡＭ３より例えば１バイ
トづつ電文を読み込み調歩同期通信制御部１２に渡し送
信する。
トづつ電文を読み込み調歩同期通信制御部１２に渡し送
信する。
この１バイト読み込む毎に変化する、読み出し先頭アド
レスは、読み出し先頭アドレス記憶部５に記憶される。
レスは、読み出し先頭アドレス記憶部５に記憶される。
一方、プロセッサｌでは、メモリ７に格納している、空
き領域算出書込み要求送出プログラム６にて、読み出し
先頭アドレス記憶部５より変化する読み出し先頭アドレ
スを読み出し、先に電文を書き込んだ場合の最終アドレ
スとで、共有ＲＡＭ３の空き領域の量を算出しており、
次に書き込む電文の量より多くなれば、書込み要求を共
有ＲＡＭ調停部９に出力する。
き領域算出書込み要求送出プログラム６にて、読み出し
先頭アドレス記憶部５より変化する読み出し先頭アドレ
スを読み出し、先に電文を書き込んだ場合の最終アドレ
スとで、共有ＲＡＭ３の空き領域の量を算出しており、
次に書き込む電文の量より多くなれば、書込み要求を共
有ＲＡＭ調停部９に出力する。
共有ＲＡＭ調停部９では、プロセッサ２が１バイト読み
出し、次に１バイト読み出す迄の、調歩同期通信制御部
１２が使用する数μｓの間に肯定応答をプロセッサ１に
出力し、ゲート回路１１を閉じ、ゲート回路１０を開く
。
出し、次に１バイト読み出す迄の、調歩同期通信制御部
１２が使用する数μｓの間に肯定応答をプロセッサ１に
出力し、ゲート回路１１を閉じ、ゲート回路１０を開く
。
この肯定応答によりプロセッサｌは、直接メモリアクセ
ス部８を用い、共有ＲＡＭ３に次の電文を書き込む（こ
の場合の書込み時間は約１μｓ程度である）。
ス部８を用い、共有ＲＡＭ３に次の電文を書き込む（こ
の場合の書込み時間は約１μｓ程度である）。
即ち、プロセッサ２が、共有ＲＡＭ３より電文を全部読
み出し終わる迄待たずとも、共有ＲＡＭ３の空き領域の
量が、次に書き込む電文の量より多くなれば、共有ＲＡ
Ｍ３に書き込むことが出来るので、データ転送効率が向
上する。
み出し終わる迄待たずとも、共有ＲＡＭ３の空き領域の
量が、次に書き込む電文の量より多くなれば、共有ＲＡ
Ｍ３に書き込むことが出来るので、データ転送効率が向
上する。
以上詳細に説明せる如く本発明によれば、共有ＲＡＭと
して通常のＲＡＭを使用した場合、プロセッサ２が、共
有ＲＡＭ３より電文を全部読み出し終わる迄待たずとも
、共有ＲＡＭ３の空き領域の量が、次に書き込む電文の
量より多くなれば、プロセッサ１は共有ＲＡＭ３に書き
込むことが出来るので、データ転送効率が向上する効果
がある。
して通常のＲＡＭを使用した場合、プロセッサ２が、共
有ＲＡＭ３より電文を全部読み出し終わる迄待たずとも
、共有ＲＡＭ３の空き領域の量が、次に書き込む電文の
量より多くなれば、プロセッサ１は共有ＲＡＭ３に書き
込むことが出来るので、データ転送効率が向上する効果
がある。
頭アドレス記憶部、
６は空き領域算出書込み要求送出手段。
算出書込み要求送出部、
７はメモリ、
８は直接メモリアクセス部、
９は共有ＲＡＭ調停部、
１０．１１はゲート回路、
１２は調歩同期通信制御部を示す。
空き領域
第１図は本発明の原理ブロック図、
第２図は第１図の共有ＲＡＭの書込み開始説明図、第３
図は本発明の実施例の調歩同期通信を行う場合のブロッ
ク図である。 図において、 １．２はプロセッサ、 ３は共有ＲＡＭ。 ４は共有ＲＡＭ調停手段、 ５は読み出し先頭アドレス記憶手段、読み出し先竿１図
の共７禍［２Ａｌ−’ｌの書き込み１判女巳言兇、ヨ月
図予 ２ θ
図は本発明の実施例の調歩同期通信を行う場合のブロッ
ク図である。 図において、 １．２はプロセッサ、 ３は共有ＲＡＭ。 ４は共有ＲＡＭ調停手段、 ５は読み出し先頭アドレス記憶手段、読み出し先竿１図
の共７禍［２Ａｌ−’ｌの書き込み１判女巳言兇、ヨ月
図予 ２ θ
Claims (1)
- 【特許請求の範囲】 共有ＲＡＭ（３）を使用し、該共有ＲＡＭ（３）の使用
権を調停する共有ＲＡＭ調停手段（４）にての、該共有
ＲＡＭ（３）のバス交換により複数のプロセッサ（１、
２）間でデータの転送を行うマルチプロセッサシステム
において、該共有ＲＡＭ（３）の読み出し先頭アドレス
を、読み出す毎に更新記憶する読み出し先頭アドレス記
憶手段（５）及び、 先に書き込んだ最終アドレスと、該読み出し先頭アドレ
ス記憶手段（５）より読み出した先頭アドレスから、該
共有ＲＡＭ（３）の空き領域の量を算出し、次に書き込
むデータ量と比較し、空き領域の量が次に書き込むデー
タ量よりも多くなければ書き込み要求を該共有ＲＡＭ調
停手段（４）に送出する空き領域算出書込み要求送出手
段（６）を設けたことを特徴とするデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25774788A JPH02105250A (ja) | 1988-10-13 | 1988-10-13 | データ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25774788A JPH02105250A (ja) | 1988-10-13 | 1988-10-13 | データ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02105250A true JPH02105250A (ja) | 1990-04-17 |
Family
ID=17310537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25774788A Pending JPH02105250A (ja) | 1988-10-13 | 1988-10-13 | データ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02105250A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03204691A (ja) * | 1990-01-05 | 1991-09-06 | Yamaha Corp | 電子楽器の自動演湊装置 |
| JPH0486943A (ja) * | 1990-07-31 | 1992-03-19 | Nec Corp | 共有メモリの排他制御方式 |
| EP0563985A1 (en) | 1992-04-03 | 1993-10-06 | Fuji Photo Film Co., Ltd. | Silver halide color photographic material |
-
1988
- 1988-10-13 JP JP25774788A patent/JPH02105250A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03204691A (ja) * | 1990-01-05 | 1991-09-06 | Yamaha Corp | 電子楽器の自動演湊装置 |
| JPH0486943A (ja) * | 1990-07-31 | 1992-03-19 | Nec Corp | 共有メモリの排他制御方式 |
| EP0563985A1 (en) | 1992-04-03 | 1993-10-06 | Fuji Photo Film Co., Ltd. | Silver halide color photographic material |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02109153A (ja) | プロセッサ間データ伝送方式 | |
| JPH02105250A (ja) | データ転送方式 | |
| JP2002123420A (ja) | メモリアクセス装置 | |
| JPH0546527A (ja) | デユアルポートメモリ回路 | |
| JPH02144652A (ja) | バス調停方式 | |
| JPS6217879Y2 (ja) | ||
| JPH036763A (ja) | Ｄｒａｍ型メモリ装置間の高速データ転送方法 | |
| JPS626361A (ja) | 複数プロセツサ間デ−タ転送方式 | |
| JPS6198469A (ja) | マイクロプロセツサ間通信方式 | |
| WO2020182135A1 (zh) | 一种通信方法及通信系统 | |
| JPS60181959A (ja) | マルチプロセツサシステム | |
| JPH039453A (ja) | データ転送制御装置 | |
| JPS6379161A (ja) | 半導体記憶装置 | |
| JPH04160661A (ja) | データ処理システム | |
| JPS61256458A (ja) | 情報転送方式 | |
| JPH0232432A (ja) | デュアルポートメモリの制御方式 | |
| JPH05282239A (ja) | Ｄｍａ転送方式 | |
| JPH04104355A (ja) | マルチプロセッシング方式 | |
| JPH01154272A (ja) | マルチプロセッサ装置 | |
| JPH06177938A (ja) | Ｈｄｌｃフレーム送信制御方式 | |
| JPS5979336A (ja) | デ−タ転送方式 | |
| JP2002189704A (ja) | ブロック転送機能を持つ共有メモリ | |
| JPH03204752A (ja) | Ｄｍａ転送装置 | |
| JPH0830503A (ja) | プラント監視装置 | |
| JPH09146877A (ja) | メモリ間データ転送制御装置 |