JPH02148757A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02148757A JPH02148757A JP63302533A JP30253388A JPH02148757A JP H02148757 A JPH02148757 A JP H02148757A JP 63302533 A JP63302533 A JP 63302533A JP 30253388 A JP30253388 A JP 30253388A JP H02148757 A JPH02148757 A JP H02148757A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- semiconductor device
- chip
- capacitor
- parts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Die Bonding (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置に関し、特に入出力インピーダン
スを高めるための回路を内蔵した高周波高出力トランジ
スタに関するものである。
スを高めるための回路を内蔵した高周波高出力トランジ
スタに関するものである。
第５図は従来の半導体装置を示す図であり、図において
、１ａは入出力リード端子で任意のパターンにメタライ
ズ、あるいはメツキされたセラミック１上に固定されて
いる。８はトランジスタチップ、３はＭＯＳコンデンサ
であり、これらは半田等でセラミック１上に固着されて
いる。さらに４は接地部あるいは入出力リード端子１ａ
とトランジスタチップ８、ＭＯＳコンデンサ３と導通を
とるための金属細線である。
、１ａは入出力リード端子で任意のパターンにメタライ
ズ、あるいはメツキされたセラミック１上に固定されて
いる。８はトランジスタチップ、３はＭＯＳコンデンサ
であり、これらは半田等でセラミック１上に固着されて
いる。さらに４は接地部あるいは入出力リード端子１ａ
とトランジスタチップ８、ＭＯＳコンデンサ３と導通を
とるための金属細線である。
このように従来の装置ではトランジスタが高周波高出力
になるに従って、入出力インピーダンスが低くなるので
、その対策として、整合回路であるＭＯＳコンデンサ３
と金属細線４とを使用して入出力インピーダンスを高め
ることが行われている。このように−船釣に入出力イン
ピーダンスを高めるには、装置内部に整合回路を内蔵さ
せることが必要であるが、この場合ＭＯＳコンデンサ等
の部品数が増え、また、それらのボンディング位置の精
度が最終的には素子の電気特性に影響を与え、素子の良
否を左右することとなる。
になるに従って、入出力インピーダンスが低くなるので
、その対策として、整合回路であるＭＯＳコンデンサ３
と金属細線４とを使用して入出力インピーダンスを高め
ることが行われている。このように−船釣に入出力イン
ピーダンスを高めるには、装置内部に整合回路を内蔵さ
せることが必要であるが、この場合ＭＯＳコンデンサ等
の部品数が増え、また、それらのボンディング位置の精
度が最終的には素子の電気特性に影響を与え、素子の良
否を左右することとなる。
従来の高周波高出力トランジスタを構成する半導体装置
は、以上のようにＭＯＳコンデンサ３がトランジスタチ
ップ８の両側に配置されて構成されているが、その左右
の固着位置がトランジスタチップ８の中心に対し非対称
の場合、ＭＯＳコンデンサ３と接地部あるいはリード端
子１ａへの接地ｍ線４の長さが左右のＭＯＳコンデンサ
３で異なるようになり、インダクタンスに差を生じ、半
導体装置内部で左右の電気的バランスがとれず、最終的
には装置が破壊してしまうという問題点があった。
は、以上のようにＭＯＳコンデンサ３がトランジスタチ
ップ８の両側に配置されて構成されているが、その左右
の固着位置がトランジスタチップ８の中心に対し非対称
の場合、ＭＯＳコンデンサ３と接地部あるいはリード端
子１ａへの接地ｍ線４の長さが左右のＭＯＳコンデンサ
３で異なるようになり、インダクタンスに差を生じ、半
導体装置内部で左右の電気的バランスがとれず、最終的
には装置が破壊してしまうという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、従来の左右のＭＯＳコンデンサの位置ずれを
解消できるとともに複数個のチップを固着するために要
する作業時間を短縮でき、安価な高周波高出力用の半導
体装置を提供することを目的とする。
たもので、従来の左右のＭＯＳコンデンサの位置ずれを
解消できるとともに複数個のチップを固着するために要
する作業時間を短縮でき、安価な高周波高出力用の半導
体装置を提供することを目的とする。
この発明に係る半導体装置は、入出力インピーダンスを
高めるためのＭＯＳコンデンサ等の整合回路をあらかじ
めトランジスタチップの両側の対称な位置に形成してな
る整合回路付きトランジスタチップを含むようにしたも
のである。
高めるためのＭＯＳコンデンサ等の整合回路をあらかじ
めトランジスタチップの両側の対称な位置に形成してな
る整合回路付きトランジスタチップを含むようにしたも
のである。
この発明における半導体装置は、あらかじめトランジス
タの両側の対称な位置にＭＯＳコンデンサ等の整合回路
を形成してなるチップを含むようにしたので、複数個の
整合回路の位置がトランジスタに対し常に左右対称にな
り、接続細線の長さを一定にでき、電気的なバランスを
崩すことなく高周波高出力特性を維持することができる
。
タの両側の対称な位置にＭＯＳコンデンサ等の整合回路
を形成してなるチップを含むようにしたので、複数個の
整合回路の位置がトランジスタに対し常に左右対称にな
り、接続細線の長さを一定にでき、電気的なバランスを
崩すことなく高周波高出力特性を維持することができる
。
以下、この発明の一実施例を図について説明する。
第１図は本発明の第１の実施例による半導体装置を示す
図であり、図において、１ａは入出力リード端子で、任
意のパターンにメタライズ、メツキされたセラミック１
上に固着されている。２はトランジスタ部２ａとＭＯＳ
コンデンサ部２ｂとを同一チップ内に有するチップで、
これは半田等でセラミック１上に固着されている。さら
に４は接地部あるいは入出力リード１ａ、トランジスタ
部２ａＳＭＯＳコンデンサ部２ｂとの間の導通をとるた
めの金属細線である。
図であり、図において、１ａは入出力リード端子で、任
意のパターンにメタライズ、メツキされたセラミック１
上に固着されている。２はトランジスタ部２ａとＭＯＳ
コンデンサ部２ｂとを同一チップ内に有するチップで、
これは半田等でセラミック１上に固着されている。さら
に４は接地部あるいは入出力リード１ａ、トランジスタ
部２ａＳＭＯＳコンデンサ部２ｂとの間の導通をとるた
めの金属細線である。
また、第２図は本実施例の半導体装置におけるＭＯＳコ
ンデンサ・トランジスタチップ一体型のチップの断面を
示す図であり、図において、７はシリコン基板、２ａは
トランジスタ部、２ｂはＭＯＳコンデンサ部、５はｐｎ
接合部を保護するための酸化膜、６は電極である。
ンデンサ・トランジスタチップ一体型のチップの断面を
示す図であり、図において、７はシリコン基板、２ａは
トランジスタ部、２ｂはＭＯＳコンデンサ部、５はｐｎ
接合部を保護するための酸化膜、６は電極である。
このＭＯＳコンデンサ・トランジスタ一体型のシリコン
チップ２の製造方法は、まずトランジスタ動作をするト
ランジスタ部２ａを形成し、その後パンシベーション膜
としてシリコン基板７上に酸化膜５を成長する際に、同
時に入出力インピーダンスを高めるために必要なコンデ
ンサ容量に相当する膜厚を有する酸化膜５をトランジス
タ２ａ部の脇にも成長させ、さらにその上面に電極部６
を設けることにより、ＭＯＳコンデンサ部２ｂを形成す
るものである。このように−枚のシリコンウェハ上のト
ランジスタ部２ａの脇にＭＯＳコンデンサ部２ｂを形成
し、これらを１チツプ中に含むようダイシングすること
でトランジスタ２ａに対するＭＯＳコンデンサ２ｂの位
置が一定なＭＯＳコンデンサ・トランジスタ一体型のシ
リコンチップ２を形成する。その後、第１図に示すよう
にこのチップ２をセラミック１上に固着し、細線４で配
線を行う。
チップ２の製造方法は、まずトランジスタ動作をするト
ランジスタ部２ａを形成し、その後パンシベーション膜
としてシリコン基板７上に酸化膜５を成長する際に、同
時に入出力インピーダンスを高めるために必要なコンデ
ンサ容量に相当する膜厚を有する酸化膜５をトランジス
タ２ａ部の脇にも成長させ、さらにその上面に電極部６
を設けることにより、ＭＯＳコンデンサ部２ｂを形成す
るものである。このように−枚のシリコンウェハ上のト
ランジスタ部２ａの脇にＭＯＳコンデンサ部２ｂを形成
し、これらを１チツプ中に含むようダイシングすること
でトランジスタ２ａに対するＭＯＳコンデンサ２ｂの位
置が一定なＭＯＳコンデンサ・トランジスタ一体型のシ
リコンチップ２を形成する。その後、第１図に示すよう
にこのチップ２をセラミック１上に固着し、細線４で配
線を行う。
このような構造の半導体装置では、トランジスタ部２ａ
の両側に対称に整合回路として、例えばＭＯＳコンデン
サ部２ｂを形成したシリコンチップ２を用いているため
、チップ２をセラミック１上に固着した際にもトランジ
スタ部２ａに対してＭＯＳコンデンサ部２ｂの位置的な
対称性を失うことがなく、接続のための金属細線４長を
半導体装置内で常に対称にでき、トランジスタ部２ａの
左右の電気的バランスを崩すことなく、半導体装置の破
壊を防止することができ、特性を向上できる。
の両側に対称に整合回路として、例えばＭＯＳコンデン
サ部２ｂを形成したシリコンチップ２を用いているため
、チップ２をセラミック１上に固着した際にもトランジ
スタ部２ａに対してＭＯＳコンデンサ部２ｂの位置的な
対称性を失うことがなく、接続のための金属細線４長を
半導体装置内で常に対称にでき、トランジスタ部２ａの
左右の電気的バランスを崩すことなく、半導体装置の破
壊を防止することができ、特性を向上できる。
なお、上記実施例では、トランジスタ部２ａの両側にＭ
ＯＳコンデンサ部２ｂを形成したシリコンチップ２を示
したが、これは第３図の本発明の第２の実施例に示すよ
うに、１チツプ中にシリコンチフプ２の中心に対して対
称となるようにトランジスタ部２ａ及びＭＯＳコンデン
サ部２ｂを２ケ所以上形成したものを用いてもよい、ま
た、さらには第４図の第３の実施例に示すように、トラ
ンジスタ部２ａの片側のみにＭＯＳコンデンサ部２ｂを
をするシリコンチップ２を形成し、セラミックｌ上へ固
着する際に、このチップ同志が左右対称となるよう配置
してもよく、これら第２．第３の実施例の場合において
も上記第１の実施例と同様の効果を奏する。
ＯＳコンデンサ部２ｂを形成したシリコンチップ２を示
したが、これは第３図の本発明の第２の実施例に示すよ
うに、１チツプ中にシリコンチフプ２の中心に対して対
称となるようにトランジスタ部２ａ及びＭＯＳコンデン
サ部２ｂを２ケ所以上形成したものを用いてもよい、ま
た、さらには第４図の第３の実施例に示すように、トラ
ンジスタ部２ａの片側のみにＭＯＳコンデンサ部２ｂを
をするシリコンチップ２を形成し、セラミックｌ上へ固
着する際に、このチップ同志が左右対称となるよう配置
してもよく、これら第２．第３の実施例の場合において
も上記第１の実施例と同様の効果を奏する。
以上のように本発明によれば、入出力インピーダンスを
高めるためのＭＯＳコンデンサ等の整合回路部をあらか
じめトランジスタ部の両側の対称な位置に形成した整合
回路付きトランジスタチップを半導体装置に組み込むよ
うにしたので、トランジスタ部に対して常に整合回路部
の位置を左右対称にでき、これにより接続細線の長さを
左右同一にできるので、従来問題となっていた素子の破
壊等の問題を解消でき、電気的、高周波的に装置内の左
右のバランスがとれ、高周波、高出力特性を高精度に維
持できる半導体装置が得られる効果がある。
高めるためのＭＯＳコンデンサ等の整合回路部をあらか
じめトランジスタ部の両側の対称な位置に形成した整合
回路付きトランジスタチップを半導体装置に組み込むよ
うにしたので、トランジスタ部に対して常に整合回路部
の位置を左右対称にでき、これにより接続細線の長さを
左右同一にできるので、従来問題となっていた素子の破
壊等の問題を解消でき、電気的、高周波的に装置内の左
右のバランスがとれ、高周波、高出力特性を高精度に維
持できる半導体装置が得られる効果がある。
第１図は本発明の第１の実施例による半導体装置を示す
図、第２図は第１図の半導体装置のＭＯＳコンデンサ付
トランジスタチップの一部分の断面を示す図、第３図、
第４図は本発明の第２及び第３の実施例による半導体装
置のＭＯＳコンデンサ付トランジスタチップを示す図、
第５図は従来の半導体装置を示す図である。 図において、１は任意の導通パターンをもつセラミック
、１ａは入出力リード端子、２はシリコンチップ、２ａ
はトランジスタ部、２ｂはＭＯＳコンデンサ部、４は金
属細線、５は酸化膜（ＳｔＯｌ）、６は金属電極、７は
シリコン基板である。 なお図中同一符号は同−又は相当部分を示す。
図、第２図は第１図の半導体装置のＭＯＳコンデンサ付
トランジスタチップの一部分の断面を示す図、第３図、
第４図は本発明の第２及び第３の実施例による半導体装
置のＭＯＳコンデンサ付トランジスタチップを示す図、
第５図は従来の半導体装置を示す図である。 図において、１は任意の導通パターンをもつセラミック
、１ａは入出力リード端子、２はシリコンチップ、２ａ
はトランジスタ部、２ｂはＭＯＳコンデンサ部、４は金
属細線、５は酸化膜（ＳｔＯｌ）、６は金属電極、７は
シリコン基板である。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 高周波高出力トランジスタを構成する半導体装置におい
て、 入出力インピーダンスを高めるための整合回路部を高周
波高出力トランジスタ部の両側に対称に形成してなる整
合回路付トランジスタチップを含むことを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63302533A JPH0817218B2 (ja) | 1988-11-29 | 1988-11-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63302533A JPH0817218B2 (ja) | 1988-11-29 | 1988-11-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02148757A true JPH02148757A (ja) | 1990-06-07 |
| JPH0817218B2 JPH0817218B2 (ja) | 1996-02-21 |
Family
ID=17910112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63302533A Expired - Lifetime JPH0817218B2 (ja) | 1988-11-29 | 1988-11-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817218B2 (ja) |
-
1988
- 1988-11-29 JP JP63302533A patent/JPH0817218B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0817218B2 (ja) | 1996-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3229206B2 (ja) | マルチチップ・スタック用の導電性モノリシックｌ接続を備えたエンドキャップ・チップおよびその製造方法 | |
| JP2003163310A (ja) | 高周波半導体装置 | |
| JPH0210756A (ja) | マイクロウェーブ・チップの相互接続及び保護のためのデバイス | |
| JP2003243576A (ja) | 半導体装置 | |
| JPH02148757A (ja) | 半導体装置 | |
| JPS63271944A (ja) | 半導体装置 | |
| JPS62194640A (ja) | バンプ実装を用いる半導体集積回路 | |
| JPH06275736A (ja) | 半導体装置 | |
| JPH04296103A (ja) | 高周波半導体混成集積回路装置 | |
| JPS6218747A (ja) | マイクロ波半導体装置 | |
| JPS6215850A (ja) | マルチチツプパツケ−ジ基板 | |
| KR20040081173A (ko) | 회로 칩의 단자를 외부 기준 전위에 도전 접속하는 장치 | |
| JPS594144A (ja) | 半導体装置 | |
| JPH03175805A (ja) | 高周波半導体装置 | |
| JPH066512Y2 (ja) | 集積回路パツケ−ジ | |
| JPS6122660A (ja) | 半導体装置 | |
| JPS5861652A (ja) | 半導体装置 | |
| JPH06260857A (ja) | 半導体装置 | |
| JPH03138962A (ja) | 半導体集積回路 | |
| JPS6132560A (ja) | 半導体装置 | |
| JPH05211279A (ja) | 混成集積回路 | |
| JPS63133701A (ja) | マイクロ波半導体装置 | |
| JPS58200567A (ja) | 半導体集積回路装置 | |
| JPS629733Y2 (ja) | ||
| JPH01283951A (ja) | トランジスタ装置 |