JPH02188853A - サービスプロセッサ - Google Patents

サービスプロセッサ

Info

Publication number
JPH02188853A
JPH02188853A JP831489A JP831489A JPH02188853A JP H02188853 A JPH02188853 A JP H02188853A JP 831489 A JP831489 A JP 831489A JP 831489 A JP831489 A JP 831489A JP H02188853 A JPH02188853 A JP H02188853A
Authority
JP
Japan
Prior art keywords
auxiliary storage
storage device
service processor
processor
system bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP831489A
Other languages
English (en)
Inventor
Yasunari Suzumura
鈴村 康成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Facom Corp
Original Assignee
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Facom Corp filed Critical Fuji Facom Corp
Priority to JP831489A priority Critical patent/JPH02188853A/ja
Publication of JPH02188853A publication Critical patent/JPH02188853A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】
本発明はシステムバスを介し補助記憶装置をアクセスす
る主プロセッサを備えた計算機システムにおける、前記
システムバスに接続され、このシステムの監視、各種の
RAS情報の収集等を行うサービスプロセッサに関する
もので、 特にシステムバス等の異常の際にもその影響を受けるこ
とな(必要なRAS情報の前記補助記憶装置への退避や
該装置からの取出しを行い得るようにしたサービスプロ
セッサに関する。 なお以下各図において同一の符号は同一もしくは相当部
分を示す。
【従来の技術] 第2図はこの種の計算機システムの構成例を示す。同図
において、1はサービスプロセッサ、2は主プロセッサ
、3は主記憶装置、8はシステムバス、5は主プロセッ
サ2の支配下にあって、図外のi / 0装置10を管
理するi10チャネル、4は同じく主プロセッサ2の支
配下にあって、補助記憶装置6を管理する補助記憶装置
用チャンネルであり、広義には前記i10チャネル2の
1つでもある。 このシステムで主プロセッサ2が補助記憶装置6をアク
セスするには、システムバス8を介し補助記憶装置用チ
ャネル4内の主プロセッサ専用のサブチャネル4aをア
クセスすることによって行う。即ち主プロセッサ2は第
2図の経路Aを介して補助記憶装置6のデータの読み書
きを行う。 ところでサービスプロセッサ1は通信回路9を介して与
えられた指令等に基づいてこの計算機システムのリセッ
ト、スタート、初期化等の状態制御を行ったり、あるい
はシステムバス8を介してこの計算機システムの監視や
各種のRAS情報の収集等を行うものである。 そして従来のサービスプロセッサ1は第2図に示すよう
にシステムバス8だけに接続されていた。 このサービスプロセッサ1が主プロセッサ2等の異常を
検出した場合には、それまでに収集した情報がシステム
の再立上げにおいて失われないようにこの収集情報をシ
ステムバス8経由で補助記憶装置用チャネル4内のサー
ビスプロセッサ専用サブチャネル4bをアクセスし、従
って第2図Bの経路で補助記憶装置6に格納していた。 【発明が解決しようとする課題】 しかしながら第2図のような構成の従来システムにおい
ては、システムバス8または補助記憶装置用チャネル4
が、何らかの理由で使用不能になった場合には、補助記
憶装置6に、サービスプロセッサ1が収集したRAS情
報を格納できなくなるという問題があった。 そこで本発明は、システムバス8を経由せずに、直接、
サービスプロセッサlが補助記憶装置6をアクセスでき
る経路を新たに設けることにより前記の問題を解消する
ことを課題とする。
【課題を解決するための手段】
前記の課題を解決するために本発明のサービスプロセッ
サは、rシステムバス(8など)を介し補助記憶装置(
6など)をアクセスする主プロセッサ(2など)を備え
た計算機システムにおける、前記システムバスに接続さ
れ、このシステムの監視、各種のRAS情報の収集等を
行うサービスプロセッサ(1など)であって、 前記主プロセッサが前記補助記憶装置をアクセスする経
路(Aなど)と独立に設けられた(外部バス7などを介
する)経路(Bなど)を介して前記補助記憶装置を直接
アクセスし得る」ようにするものとする。
【作 用】
サービスプロセッサは、新設された経路を使用して、補
助記憶装置を直接アクセスするので、システムバスおよ
び補助記憶装置用チャネルの状態に影響されることは無
くなる。
【実施例】
第1図は本発明の一実施例としてのシステム構成図で第
2図に対応するものである。第1図においては補助記憶
装置6は、外部バス7を経由して補助記憶装置用チャネ
ル4とサービスプロセッサ1とに接続されており、この
双方4および1からアクセス可能な構成となっている。 主プロセッサから補助記憶装置6へのアクセスは、補助
記憶装置用チャネル4を経由して、第1図のAの経路で
行われ、サービスプロセッサ1から補助記憶装置6への
アクセスは、外部バス7経出で、第1図Bの経路で直接
行うようにする。これによりサービスプロセッサ1は、
システムバス8や補助記憶装置用チャネル4に異常が発
生しても、その影響を受けずに補助記憶装置6をアクセ
スすることができる。 ここで外部バス7としてSC3I(Small Com
puterSystem Interface)バスを
採用すれば、このバス7を管理する装置としての複雑な
バスコントローラ部はすべて専用LSI(例えばNCR
5380など)として市販されているため、第2図の構
成を第1図の構成に変更するためのハード量の増加は、
大きな負担にはならない。また補助記憶装置6内におけ
る主プロセッサ2 サービスプロセッサ1、それぞれの
使用領域を完全に分離しておくことにより、この両者2
.1間での排他の問題も無くすことができる。
【発明の効果】
本発明によれば主プロセッサからのアクセス経路とは別
にサービスプロセッサから直接、補助記憶装置をアクセ
スできる経路を新たに用意したので、たとえ、システム
バスおよび補助記憶装置用チャネルが何らかの異常によ
り使用不可能となっても、その時点までに収集したRA
S情報を補助記憶装置に格納することができ、のちの原
因調査を迅速に進めることがでのる。 またサービスプロセッサにシリアルインタフェース等を
装備しておけば、サービスプロセッサ経由で直接退避し
たRAS情報を通信回線を経由して、外部から取出すこ
とができる。 また、補助記憶装置へのRAS情報の格納および取出し
にシステムバスを使用しないので、システムバスの混雑
が緩和される。
【図面の簡単な説明】
第1図は本発明の一実施例としてのシステム構成図、第
2図は第1図に対応する従来のシステム構成図である。 1:サービスプロセッサ、2;主プロセッサ、3:主記
憶装置、4:補助記憶装置用チャネル、4a :補助記
憶装置用チャネルの主プロセッサ専用サブチャネル、4
b :補助記憶装置用チャネルのサービスプロセッサ専
用サブチャネル、5;I10チャネル、6;補助記憶装
置、7:外部バス、8ニジステムバス、9:通信回線、
10:I10装置、A:主プロセッサと補助記憶装置間
のデータの流れ、B:サービスプロセッサと補助記憶装
置間のデータの流れ。

Claims (1)

  1. 【特許請求の範囲】 1)システムバスを介し補助記憶装置をアクセスする主
    プロセッサを備えた計算機システムにおける、前記シス
    テムバスに接続され、このシステムの監視、各種のRA
    S情報の収集等を行うサービスプロセッサであって、 前記主プロセッサが前記補助記憶装置をアクセスする経
    路と独立に設けられた経路を介して前記補助記憶装置を
    直接アクセスし得ることを特徴とするサービスプロセッ
    サ。
JP831489A 1989-01-17 1989-01-17 サービスプロセッサ Pending JPH02188853A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP831489A JPH02188853A (ja) 1989-01-17 1989-01-17 サービスプロセッサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP831489A JPH02188853A (ja) 1989-01-17 1989-01-17 サービスプロセッサ

Publications (1)

Publication Number Publication Date
JPH02188853A true JPH02188853A (ja) 1990-07-24

Family

ID=11689694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP831489A Pending JPH02188853A (ja) 1989-01-17 1989-01-17 サービスプロセッサ

Country Status (1)

Country Link
JP (1) JPH02188853A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006072717A (ja) * 2004-09-02 2006-03-16 Hitachi Ltd ディスクサブシステム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006072717A (ja) * 2004-09-02 2006-03-16 Hitachi Ltd ディスクサブシステム

Similar Documents

Publication Publication Date Title
JP2002342299A (ja) クラスタシステム、コンピュータ及びプログラム
US10545885B2 (en) Information processing device, information processing method, and computer program product
US12182032B2 (en) Memory migration and page fault avoidance
JP3684902B2 (ja) ディスクアレイ制御装置
JPS605369A (ja) メモリ制御方式
KR100575608B1 (ko) 버스 제어회로
JPH0254362A (ja) 並列処理コンピュータ
JPS6232815B2 (ja)
JPS605029B2 (ja) 多重計算機システムにおける運転管理装置
JPH04330541A (ja) 共通データ転送システム
JPH0467240A (ja) データ処理装置
JPH03135633A (ja) 二重化制御方式
JPS58159125A (ja) 入出力制御装置
JPH0498547A (ja) 情報処理装置
JPH064469A (ja) 入出力装置制御方式
JPS60175170A (ja) 情報処理システム
JPH0465742A (ja) バス中継装置
JPH04251324A (ja) 半導体ディスク装置
JPH0711795B2 (ja) 入出力装置の二重化方式
JPS63158650A (ja) 情報処理装置
JPH03252831A (ja) Dma転送によるras情報収集方法
JPS61251943A (ja) デ−タ処理装置
KR20010026668A (ko) 교환기의 저장장치
JPH05127975A (ja) 共有メモリアクセス方式
JPS63828B2 (ja)