JPH06132244A - 半導体装置の電極形成方法 - Google Patents
半導体装置の電極形成方法Info
- Publication number
- JPH06132244A JPH06132244A JP30485892A JP30485892A JPH06132244A JP H06132244 A JPH06132244 A JP H06132244A JP 30485892 A JP30485892 A JP 30485892A JP 30485892 A JP30485892 A JP 30485892A JP H06132244 A JPH06132244 A JP H06132244A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- etching
- electrode
- auxiliary film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 ドライエッチングによるオーバーエッチング
を防ぐための電極形成方法。 【構成】 図１(a) で、シリコン基板１０１にMOSFET素
子１０３のソース、ドレインの電極形成部分にp-Si3N4
補助膜１０４を、あとで同時に露出させたい多結晶シリ
コン配線電極１０５などの高さに合わせて形成し、その
後表面安定化膜PSG １０７を形成したものが図１(b) で
ある。そしてドライエッチング工程で図１(c) のように
補助膜１０４と多結晶シリコン配線１０５とを同時に露
出させる。次に、ソース、ドレインの電極形成部分にあ
る補助膜１０４を熱リン酸などのp-Si3N4 選択エッチン
グ材でエッチングして図１(d) を得る。ゲート酸化膜１
０９はウェットエッチング手法により除去してコンタク
ト部の活性層を露出させ、図１(e) のように完成する。
を防ぐための電極形成方法。 【構成】 図１(a) で、シリコン基板１０１にMOSFET素
子１０３のソース、ドレインの電極形成部分にp-Si3N4
補助膜１０４を、あとで同時に露出させたい多結晶シリ
コン配線電極１０５などの高さに合わせて形成し、その
後表面安定化膜PSG １０７を形成したものが図１(b) で
ある。そしてドライエッチング工程で図１(c) のように
補助膜１０４と多結晶シリコン配線１０５とを同時に露
出させる。次に、ソース、ドレインの電極形成部分にあ
る補助膜１０４を熱リン酸などのp-Si3N4 選択エッチン
グ材でエッチングして図１(d) を得る。ゲート酸化膜１
０９はウェットエッチング手法により除去してコンタク
ト部の活性層を露出させ、図１(e) のように完成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の電極形成方
法に関する。
法に関する。
【０００２】
【従来の技術】従来は、ＭＯＳＬＳＩ等の半導体装置製
造において、電極を形成する方法として、半導体基板上
に素子を形成した後にＰＳＧ（リンガラス）等の表面保
護膜を形成して電極形成用のコンタクト孔をエッチング
する方法が一般的に行われている。この場合、微細化が
進むにつれて上記コンタクト孔形成は、アスペクト比
（コンタクト孔深さ／コンタクト孔径）が増大して、い
わゆるウェットエッチングでは対応できず、ドライエッ
チングで主として行われている。しかし、ドライエッチ
ングではほぼ垂直に孔が深く穿たれるため、アルミなど
の電極材の付着性が悪化するという問題もある。このた
め、特開平３−４５２６号公報などに見られるごとくコ
ンタクト孔にテーパをつける工夫が提案されている。
造において、電極を形成する方法として、半導体基板上
に素子を形成した後にＰＳＧ（リンガラス）等の表面保
護膜を形成して電極形成用のコンタクト孔をエッチング
する方法が一般的に行われている。この場合、微細化が
進むにつれて上記コンタクト孔形成は、アスペクト比
（コンタクト孔深さ／コンタクト孔径）が増大して、い
わゆるウェットエッチングでは対応できず、ドライエッ
チングで主として行われている。しかし、ドライエッチ
ングではほぼ垂直に孔が深く穿たれるため、アルミなど
の電極材の付着性が悪化するという問題もある。このた
め、特開平３−４５２６号公報などに見られるごとくコ
ンタクト孔にテーパをつける工夫が提案されている。
【０００３】
【発明が解決しようとする課題】しかしながら、ドライ
エッチングによる上記コンタクト孔の形成では、微細化
に適してはいるけれども、図２の例に示すように、基板
のコンタクト部２０２もわずかにエッチングされて（オ
ーバーエッチング）、活性領域の特性、即ち不純物濃度
を低下させてしまうために、機能を回復するための不純
物拡散、熱処理などの新たな工程を追加しなければなら
ず、生産性の低下、コスト上昇等の問題が伴っている。
図２の２０２が電極金属の下部でシリコン基板側に少し
窪んだ形状をしているのはその追加の工程が行われたこ
とを示している。
エッチングによる上記コンタクト孔の形成では、微細化
に適してはいるけれども、図２の例に示すように、基板
のコンタクト部２０２もわずかにエッチングされて（オ
ーバーエッチング）、活性領域の特性、即ち不純物濃度
を低下させてしまうために、機能を回復するための不純
物拡散、熱処理などの新たな工程を追加しなければなら
ず、生産性の低下、コスト上昇等の問題が伴っている。
図２の２０２が電極金属の下部でシリコン基板側に少し
窪んだ形状をしているのはその追加の工程が行われたこ
とを示している。
【０００４】
【課題を解決するための手段】上記の問題を解決するた
めの手段として、本発明は、機能素子形成後、半導体装
置の電極を形成する部分に予め目的にあった大きさおよ
び厚さで補助膜を形成する工程を加える。この補助膜の
材質は、基板および後に形成する表面保護膜のそれぞれ
のエッチング速度よりも大きい物を選択する。その後、
表面保護膜を形成して、必要な部分に電極形成用のコン
タクト孔を形成する。
めの手段として、本発明は、機能素子形成後、半導体装
置の電極を形成する部分に予め目的にあった大きさおよ
び厚さで補助膜を形成する工程を加える。この補助膜の
材質は、基板および後に形成する表面保護膜のそれぞれ
のエッチング速度よりも大きい物を選択する。その後、
表面保護膜を形成して、必要な部分に電極形成用のコン
タクト孔を形成する。
【０００５】
【作用】素子部分の補助膜上と基板上の他の配線部分上
とも表面保護膜の表面からの深さは同程度になるように
補助膜が形成してある。そこでまず第一段階として補助
膜の深さまで表面保護膜の上面側をドライエッチング工
程またはウェットエッチング工程で電極形成用の孔を形
成する。その次に第二段階として、基板側をオーバーエ
ッチングしないウェットエッチング工程でこの補助膜を
除去し、必要とするコンタクト部分を全て露出させてか
ら電極を形成する。この際に電極材が素子や基板と十分
密着できるように電極形成用の孔の形成は第一段階で望
む形状に形成しておく。
とも表面保護膜の表面からの深さは同程度になるように
補助膜が形成してある。そこでまず第一段階として補助
膜の深さまで表面保護膜の上面側をドライエッチング工
程またはウェットエッチング工程で電極形成用の孔を形
成する。その次に第二段階として、基板側をオーバーエ
ッチングしないウェットエッチング工程でこの補助膜を
除去し、必要とするコンタクト部分を全て露出させてか
ら電極を形成する。この際に電極材が素子や基板と十分
密着できるように電極形成用の孔の形成は第一段階で望
む形状に形成しておく。
【０００６】
【発明の効果】補助膜は、上記のように必要とするコン
タクト部分の孔形状に合わせて、最適な任意の形状で形
成できるので設計の自由度が増し、また、微細化に対応
できると共に、基板側を変質しないで工程を少なくでき
るのでコストダウンも実現できる。
タクト部分の孔形状に合わせて、最適な任意の形状で形
成できるので設計の自由度が増し、また、微細化に対応
できると共に、基板側を変質しないで工程を少なくでき
るのでコストダウンも実現できる。
【０００７】
【実施例】以下、本発明を具体的な実施例に基いて説明
する。第１実施例 図１は、本発明の特徴を取り入れたMOSFETを含む半導体
装置の形成過程を示したシリコン基板の断面図である。
補助膜材には多結晶窒化シリコン(p-Si3N4) 、表面保護
膜にはPSG(リンガラス) が用いられている。
する。第１実施例 図１は、本発明の特徴を取り入れたMOSFETを含む半導体
装置の形成過程を示したシリコン基板の断面図である。
補助膜材には多結晶窒化シリコン(p-Si3N4) 、表面保護
膜にはPSG(リンガラス) が用いられている。
【０００８】次に、本半導体装置の製造工程について説
明する。図１(a) は、シリコン基板１０１にMOSFET素子
１０３が従来方法で形成され、そのソース、ドレインの
電極形成部分１０６の中間にゲート電極１０３が形成さ
れていて、このソース、ドレインの電極形成部分にp-Si
3N4 補助膜１０４を、あとで同時に露出させたい多結晶
シリコン配線電極１０５などの高さに合わせてホトエッ
チング等の工程で形成したときの基板の断面図である。
ソース、ドレイン部分の電極コンタクト部分は幅がある
と電気的にリークする原因となるので、この補助膜１０
４は微細化に対応した幅にできる。
明する。図１(a) は、シリコン基板１０１にMOSFET素子
１０３が従来方法で形成され、そのソース、ドレインの
電極形成部分１０６の中間にゲート電極１０３が形成さ
れていて、このソース、ドレインの電極形成部分にp-Si
3N4 補助膜１０４を、あとで同時に露出させたい多結晶
シリコン配線電極１０５などの高さに合わせてホトエッ
チング等の工程で形成したときの基板の断面図である。
ソース、ドレイン部分の電極コンタクト部分は幅がある
と電気的にリークする原因となるので、この補助膜１０
４は微細化に対応した幅にできる。
【０００９】その後、通常行われているフロー、リフロ
ー法などで表面保護膜PSG を形成したものが図１(b) で
ある。このとき上記のように補助膜１０４上と多結晶シ
リコン配線電極１０５上とでPSG 表面からの深さが同一
になるように予め補助膜１０４の高さが調節して作られ
ている。そして表面保護膜PSG １０７のソース部、ドレ
イン部、および多結晶シリコン配線１０５部に電極用の
コンタクト孔をドライエッチング工程で穿つ。そうする
と図１(c) のように補助膜１０４と多結晶シリコン配線
１０５とが同時に露出するので、この時点でエッチング
を終了する。このエッチングのとき、電極材が付着しや
すいように、補助膜の幅よりもエッチングする孔を広く
して電極上部の付着面積を増やすことができる。なお、
１０８はエッチング工程で使用するレジストであり、エ
ッチング後は除去する。
ー法などで表面保護膜PSG を形成したものが図１(b) で
ある。このとき上記のように補助膜１０４上と多結晶シ
リコン配線電極１０５上とでPSG 表面からの深さが同一
になるように予め補助膜１０４の高さが調節して作られ
ている。そして表面保護膜PSG １０７のソース部、ドレ
イン部、および多結晶シリコン配線１０５部に電極用の
コンタクト孔をドライエッチング工程で穿つ。そうする
と図１(c) のように補助膜１０４と多結晶シリコン配線
１０５とが同時に露出するので、この時点でエッチング
を終了する。このエッチングのとき、電極材が付着しや
すいように、補助膜の幅よりもエッチングする孔を広く
して電極上部の付着面積を増やすことができる。なお、
１０８はエッチング工程で使用するレジストであり、エ
ッチング後は除去する。
【００１０】そして次に、ソース、ドレインの電極形成
部分にある補助膜１０４を熱リン酸などのp-Si3N4 選択
エッチング材でエッチングして図１(d) を得る。ソー
ス、ドレインの電極コンタクト部分にはゲート酸化膜１
０９がまだ残っているので、ウェットエッチング手法に
よりコンタクト部の活性層を露出させ、アルミ等の金属
電極１１０を形成して、図１(e) のように完成する。
部分にある補助膜１０４を熱リン酸などのp-Si3N4 選択
エッチング材でエッチングして図１(d) を得る。ソー
ス、ドレインの電極コンタクト部分にはゲート酸化膜１
０９がまだ残っているので、ウェットエッチング手法に
よりコンタクト部の活性層を露出させ、アルミ等の金属
電極１１０を形成して、図１(e) のように完成する。
【００１１】第２実施例 図１(c) の段階で、表面保護膜PSG に対して、補助膜ま
でのコンタクト孔を電極材が付着しやすいようにウェッ
トエッチング工程を用いてテーパー状にした場合の実施
例が図３の(c) から(e) の工程である。(c) 以前の工程
は、図１(a) 、(b) の工程と同様であるので略してあ
る。
でのコンタクト孔を電極材が付着しやすいようにウェッ
トエッチング工程を用いてテーパー状にした場合の実施
例が図３の(c) から(e) の工程である。(c) 以前の工程
は、図１(a) 、(b) の工程と同様であるので略してあ
る。
【００１２】これらのいずれの方法でも、ドライエッチ
ングで生じるコンタクト部分の活性層へのオーバーエッ
チングが発生せず、素子の劣化が防げ、オーバーエッチ
ングのために生じる追加工程よりも少ない手軽な工程だ
けで配線の微細化に対応できる。さらに、電極材の密着
性を高めるテーパー性などのコンタクト孔形状とするこ
とができ、製品の信頼性をも向上させる。本発明と従来
の方法との比較を参考として図４に示す。図の最下段の
ＴＯＴＡＬ欄は微細化に対する利点の程度を示す。
ングで生じるコンタクト部分の活性層へのオーバーエッ
チングが発生せず、素子の劣化が防げ、オーバーエッチ
ングのために生じる追加工程よりも少ない手軽な工程だ
けで配線の微細化に対応できる。さらに、電極材の密着
性を高めるテーパー性などのコンタクト孔形状とするこ
とができ、製品の信頼性をも向上させる。本発明と従来
の方法との比較を参考として図４に示す。図の最下段の
ＴＯＴＡＬ欄は微細化に対する利点の程度を示す。
【図１】本発明の特徴を取り入れた半導体装置の形成過
程をドライエッチングを用いて示したシリコン基板の断
面図。
程をドライエッチングを用いて示したシリコン基板の断
面図。
【図２】ドライエッチングのみで電極形成された従来の
半導体装置のシリコン基板の断面図。
半導体装置のシリコン基板の断面図。
【図３】本発明の特徴を取り入れた半導体装置の形成過
程をウェットエッチングを用いて示したシリコン基板の
断面図。
程をウェットエッチングを用いて示したシリコン基板の
断面図。
【図４】本発明の電極形成方法と従来方法との比較図。
１０３ ゲート電極 １０４ 多結晶窒化シリコン(p-Si3N4) の補助膜 １０５ 多結晶シリコン配線の電極部分 １０６ ソース、ドレイン部 １０７ 表面安定化膜ＰＳＧ（リンガラス） １０９ ゲート酸化膜 ２０２ ソースまたはドレイン部の活性層 ２０３ シリコン酸化膜とゲート酸化膜 ２０４ 表面保護膜ＰＳＧ（リン酸ガラス） ２０５ アルミ電極配線 ３０１ シリコン基板 ３０２ シリコン酸化膜とゲート酸化膜 ３０３ ゲート電極 ３０４ 多結晶窒化シリコン(p-Si3N4) の補助膜 ３０５ ウェットエッチングによるコンタクト孔上部 ３０６ コンタクト孔用レジスト ３０７ 表面保護膜ＰＳＧ（リンガラス） ３０８ アルミ電極配線
Claims (1)
- 【請求項１】活性領域の形成された半導体基板の表面の
絶縁膜の上に表面安定化膜を形成し、この表面安定化膜
及び絶縁膜に孔を形成して、この孔に前記活性領域に対
する電極を形成する電極形成方法において、 前記表面安定化膜を前記絶縁膜の上に形成する前に、前
記絶縁膜上の電極形成位置に、前記半導体基板および前
記表面安定化膜のエッチング速度よりもかなり速いエッ
チング速度の膜材から成る補助膜を形成する工程と、 前記補助膜形成工程の後に、前記補助膜及び前記絶縁膜
上に前記表面安定化膜を形成する工程と、 前記表面安定化膜の所定位置をエッチングして前記補助
膜が露出するように孔を形成する工程と、 前記表面安定化膜をマスクとして前記補助膜をエッチン
グにより除去して前記絶縁膜が露出するように孔を形成
する工程と、 前記表面安定化膜をマスクとして前記補助膜の除去され
た位置で前記絶縁膜をエッチングして前記活性領域が露
出するように孔を形成する工程と、 前記活性領域に接合する電極を、連通して形成された前
記孔に形成する工程とを含むことを特徴とする半導体装
置の電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30485892A JPH06132244A (ja) | 1992-10-15 | 1992-10-15 | 半導体装置の電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30485892A JPH06132244A (ja) | 1992-10-15 | 1992-10-15 | 半導体装置の電極形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06132244A true JPH06132244A (ja) | 1994-05-13 |
Family
ID=17938133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30485892A Pending JPH06132244A (ja) | 1992-10-15 | 1992-10-15 | 半導体装置の電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06132244A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4843600A (en) * | 1985-09-13 | 1989-06-27 | Canon Kabushiki Kaisha | Recording head for magneto-optical information recording apparatus |
-
1992
- 1992-10-15 JP JP30485892A patent/JPH06132244A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4843600A (en) * | 1985-09-13 | 1989-06-27 | Canon Kabushiki Kaisha | Recording head for magneto-optical information recording apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0391930A (ja) | 半導体装置の製造方法 | |
| JP2749750B2 (ja) | 集積回路チップの製造方法 | |
| JPS61198780A (ja) | 半導体装置の製造方法 | |
| JPH0586673B2 (ja) | ||
| JPS5836508B2 (ja) | 半導体装置の製造方法 | |
| JP3069468B2 (ja) | 半導体装置の製造方法 | |
| JP2959668B2 (ja) | 半導体製造方法 | |
| JP3097338B2 (ja) | コンタクトホールの形成方法 | |
| JP3552913B2 (ja) | 半導体素子の素子分離方法 | |
| JPS58191469A (ja) | 半導体装置の製造方法 | |
| JPS62122173A (ja) | 半導体装置 | |
| JPH0713958B2 (ja) | 半導体装置の製造方法 | |
| JP3252385B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2709200B2 (ja) | 半導体装置の製造方法 | |
| JPH0462178B2 (ja) | ||
| JPH05206056A (ja) | 半導体装置の製造方法 | |
| JPH05109644A (ja) | 半導体装置の製造方法 | |
| JPS6130758B2 (ja) | ||
| JPH0287621A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH03116852A (ja) | 半導体装置 | |
| JPH02206115A (ja) | 半導体装置の製造方法 | |
| JPH02130834A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6159747A (ja) | 半導体装置の製造方法 | |
| JPH065677B2 (ja) | 半導体装置の製造方法 |