JPS63258042A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63258042A JPS63258042A JP62093899A JP9389987A JPS63258042A JP S63258042 A JPS63258042 A JP S63258042A JP 62093899 A JP62093899 A JP 62093899A JP 9389987 A JP9389987 A JP 9389987A JP S63258042 A JPS63258042 A JP S63258042A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- rectangular
- transistor circuit
- circuit blocks
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/10—Integrated device layouts
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に半導体装置チップ表面
の電気回路パターンレイアウトに関するものである。
の電気回路パターンレイアウトに関するものである。
従来、半導体装置表面の電気回路パターンは、矩形の領
域内に面積を最小にすべく入夛組んだ微細パターンが形
成してあった。又、電気回路をＲ−０Ｍ領域、ＲＡＭ領
域、ランダムロジック回路領域と分割してレイアウトす
る場合にも領域間の間隔を最小にすると同時に、領域の
形状は矩形に限らず、互いに入〕組んだ形状で構成して
あった。
域内に面積を最小にすべく入夛組んだ微細パターンが形
成してあった。又、電気回路をＲ−０Ｍ領域、ＲＡＭ領
域、ランダムロジック回路領域と分割してレイアウトす
る場合にも領域間の間隔を最小にすると同時に、領域の
形状は矩形に限らず、互いに入〕組んだ形状で構成して
あった。
前述の従来の半導体装置によれば、１個の半導体装置パ
ターンをウェハース上に焼きつけ転写する際、一括処理
しなければならず、縮小投影露光装置の１回の露光エリ
アを越えた面積の半導体装ｔＩｔ、ヲ製造することは不
可能であった。通常の縮小投影露光装置は、その系学系
の性質上解像度を向上させてより微細なパターンを形成
させようとすれば必然的に露光エリアが狭くなり、前記
の半纏体装置面積がさらに小さく制限されることになる
。
ターンをウェハース上に焼きつけ転写する際、一括処理
しなければならず、縮小投影露光装置の１回の露光エリ
アを越えた面積の半導体装ｔＩｔ、ヲ製造することは不
可能であった。通常の縮小投影露光装置は、その系学系
の性質上解像度を向上させてより微細なパターンを形成
させようとすれば必然的に露光エリアが狭くなり、前記
の半纏体装置面積がさらに小さく制限されることになる
。
パターンの微細化とチップ面積の拡大は半導体装置の集
積度向上、即ち機能向上の点で重要な問題であるが、前
述し九理由により従来はその進歩が大きく制限されてい
念。
積度向上、即ち機能向上の点で重要な問題であるが、前
述し九理由により従来はその進歩が大きく制限されてい
念。
本発明の目的は、従来の半導体装置で発生していた半導
体装置チップ面積の制限を無くシ、かつ微細パターン化
をも可能にする半導体装置を提供するものである。
体装置チップ面積の制限を無くシ、かつ微細パターン化
をも可能にする半導体装置を提供するものである。
本発明の特徴は、矩形の半導体基板表面を、いずれかの
−辺に垂直でかつ矩形を横断する帯状領域で複数の矩形
領域に分割し、各々の矩形領域の中に所定のトランジス
タ回路ブロックを形成し、帯状領域を横断する複数の配
線パターンにより個々のトランジスタ回路ブロックを電
気的に接伏し、全回路ブロックの機能が複合されて１個
の半導体装置として機能することである。
−辺に垂直でかつ矩形を横断する帯状領域で複数の矩形
領域に分割し、各々の矩形領域の中に所定のトランジス
タ回路ブロックを形成し、帯状領域を横断する複数の配
線パターンにより個々のトランジスタ回路ブロックを電
気的に接伏し、全回路ブロックの機能が複合されて１個
の半導体装置として機能することである。
次に本発明の実施例を図面を用いて説明する。
第１図は、本発明の一実施例を説明するための半導体装
置の概略平面図である。
置の概略平面図である。
本発明の半導体装置は、矩形の半導体基板１表面が長辺
に垂直でかつ半導体基板ｌを横断する帯状領域２で２つ
の矩形領域に分割され、各々の矩形領域内に所定の白ン
ジスタ回路ブロック３゜４が形成され、帯状領域２を横
断する複数の配線パターン５により個々のトランジスタ
回路ブロック３，４を電気的に接続し、２つの回路ブロ
ックの機能が複合されて１個の半導体装置として機能す
る構造となっている。
に垂直でかつ半導体基板ｌを横断する帯状領域２で２つ
の矩形領域に分割され、各々の矩形領域内に所定の白ン
ジスタ回路ブロック３゜４が形成され、帯状領域２を横
断する複数の配線パターン５により個々のトランジスタ
回路ブロック３，４を電気的に接続し、２つの回路ブロ
ックの機能が複合されて１個の半導体装置として機能す
る構造となっている。
以上説明した本発明の半導体装置であれば、その製造工
程に於いて、半導体装置チップ１個分を各ブロック毎２
回に分けてパターン焼きうけ転写することができ、結果
として半導体装置面積を縮小投影露光装置の１回の露光
エリアの２倍まで拡大することができる。尚％２つのブ
ロック間を接続する配線パターンは、各々のブロックの
配線パ ′ターン焼きつけ転写の際に、帯状領域まで
露光エリアを広げて焼きつけ転写すればよく、その位置
合せ余裕として、配線パターン巾を適当に大きくすれば
よい。以上述べ友ように、チップ面積の制限が無くなれ
ば、半導体装置の機能を大巾に向上させることができる
し、微細化の友めに露光エリアが小さくなっても、チッ
プ面積を小さくする必要がない。
程に於いて、半導体装置チップ１個分を各ブロック毎２
回に分けてパターン焼きうけ転写することができ、結果
として半導体装置面積を縮小投影露光装置の１回の露光
エリアの２倍まで拡大することができる。尚％２つのブ
ロック間を接続する配線パターンは、各々のブロックの
配線パ ′ターン焼きつけ転写の際に、帯状領域まで
露光エリアを広げて焼きつけ転写すればよく、その位置
合せ余裕として、配線パターン巾を適当に大きくすれば
よい。以上述べ友ように、チップ面積の制限が無くなれ
ば、半導体装置の機能を大巾に向上させることができる
し、微細化の友めに露光エリアが小さくなっても、チッ
プ面積を小さくする必要がない。
上述の実施例では、半導体装置表面を２分割した例で説
明し比が、３分割、４分割と分割数を大きくできること
は言うまでもない。
明し比が、３分割、４分割と分割数を大きくできること
は言うまでもない。
第１図は本発明の一実施例を説明するための半導体装置
の概略平面図である。 尚、図において、ｌ・・・・・・半導体基板、２・・・
・・・帯状領域、３．４・・・・・・トランジスタ回路
ブロック、５・・・・・・配線パターンである。 、ニジ−７・ｃ′
の概略平面図である。 尚、図において、ｌ・・・・・・半導体基板、２・・・
・・・帯状領域、３．４・・・・・・トランジスタ回路
ブロック、５・・・・・・配線パターンである。 、ニジ−７・ｃ′
Claims (1)
- 矩形の半導体基板表面に複数のトランジスタを形成し
、所定の配線及び絶縁膜を付して電気回路を構成した半
導体装置において、矩形の半導体基板表面をいずれかの
一辺に垂直でかつ矩形を横断する帯状領域で複数の矩形
領域に分割し、各々の矩形領域の中に所定のトランジス
タ回路ブロックを形成し、帯状領域を横断する複数の配
線パターンにより個々のトランジスタ回路ブロックを電
気的に接続し、全回路ブロックの機能が複合されて１個
の半導体装置として機能することを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62093899A JPS63258042A (ja) | 1987-04-15 | 1987-04-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62093899A JPS63258042A (ja) | 1987-04-15 | 1987-04-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63258042A true JPS63258042A (ja) | 1988-10-25 |
Family
ID=14095328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62093899A Pending JPS63258042A (ja) | 1987-04-15 | 1987-04-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63258042A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6725440B2 (en) | 2000-03-27 | 2004-04-20 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit device comprising a plurality of semiconductor devices formed on a substrate |
| JP2016530704A (ja) * | 2013-07-03 | 2016-09-29 | ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ | 互いにスティッチングされたモジュラーダイ領域を有するモノリシック集積回路ダイ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5779647A (en) * | 1980-11-05 | 1982-05-18 | Ricoh Co Ltd | Master slice chip |
| JPS5928359A (ja) * | 1982-08-10 | 1984-02-15 | Nec Corp | 集積回路装置の製造方法 |
-
1987
- 1987-04-15 JP JP62093899A patent/JPS63258042A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5779647A (en) * | 1980-11-05 | 1982-05-18 | Ricoh Co Ltd | Master slice chip |
| JPS5928359A (ja) * | 1982-08-10 | 1984-02-15 | Nec Corp | 集積回路装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6725440B2 (en) | 2000-03-27 | 2004-04-20 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit device comprising a plurality of semiconductor devices formed on a substrate |
| US6913989B2 (en) | 2000-03-27 | 2005-07-05 | Matsushita Electric Industrial Co., Ltd. | Method of exposing a semiconductor integrated circuit including device regions and global routing region |
| JP2016530704A (ja) * | 2013-07-03 | 2016-09-29 | ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ | 互いにスティッチングされたモジュラーダイ領域を有するモノリシック集積回路ダイ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63258042A (ja) | 半導体装置 | |
| JPH01251631A (ja) | ウェハ | |
| JPS63211739A (ja) | 半導体装置 | |
| JPH0348669B2 (ja) | ||
| JPS62194628A (ja) | 半導体装置の製造方法 | |
| JPH01295443A (ja) | 微細パターン形成方法 | |
| JPS5828365Y2 (ja) | 集積回路装置 | |
| JPS5935448A (ja) | マスタスライス集積回路装置 | |
| JP3057767B2 (ja) | 半導体集積回路装置の製造方法 | |
| US3561108A (en) | Alternated orientation of chips on semiconductor wafers | |
| JPH03276670A (ja) | 半導体装置及びその製造方法 | |
| JPH02254740A (ja) | 半導体集積回路およびその製造に用いるマスク | |
| JPS63102237A (ja) | 半導体装置の製造方法 | |
| JPH0382031A (ja) | 半導体集積回路およびその製造方法 | |
| JPH04223324A (ja) | 半導体装置の製造方法 | |
| JPS6193646A (ja) | 半導体集積回路 | |
| JPH0325954A (ja) | 集積回路の設計方法 | |
| JPH08125149A (ja) | 半導体装置の製造方法およびフォトマスク | |
| JPH0499353A (ja) | 半導体集積回路装置 | |
| JPH10178012A (ja) | 半導体装置の層用の平面パターンの生成方法及びその方法を使用した半導体装置の製造方法 | |
| JPH03101229A (ja) | 半導体集積回路装置の製造方法 | |
| JPH05326707A (ja) | 集積回路装置 | |
| JPH01134920A (ja) | 半導体装置の製造方法 | |
| JPS6034016A (ja) | 半導体集積回路ウェ−ハ及びその製造に用いるマスク | |
| JPH02220459A (ja) | ゲートアレーの製造方法 |