JPH02224184A - 混成集積回路基板の位置検出方法 - Google Patents

混成集積回路基板の位置検出方法

Info

Publication number
JPH02224184A
JPH02224184A JP1045891A JP4589189A JPH02224184A JP H02224184 A JPH02224184 A JP H02224184A JP 1045891 A JP1045891 A JP 1045891A JP 4589189 A JP4589189 A JP 4589189A JP H02224184 A JPH02224184 A JP H02224184A
Authority
JP
Japan
Prior art keywords
recognition
region
integrated circuit
recognition mark
hybrid integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1045891A
Other languages
English (en)
Other versions
JPH0770856B2 (ja
Inventor
Takashi Kimura
崇 木村
Yoshiyuki Tsumita
積田 義之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP1045891A priority Critical patent/JPH0770856B2/ja
Publication of JPH02224184A publication Critical patent/JPH02224184A/ja
Publication of JPH0770856B2 publication Critical patent/JPH0770856B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/0711Apparatus therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00Marks applied to devices, e.g. for alignment or identification
    • H10W46/601Marks applied to devices, e.g. for alignment or identification for use after dicing
    • H10W46/603Formed on wafers or substrates before dicing and remaining on chips after dicing

Landscapes

  • Image Processing (AREA)
  • Structure Of Printed Boards (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Image Analysis (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、混成集積回路基板をマウント装置やワイヤボ
ンディング装置に装填し、装填位置を画f象認識によっ
て検出する混成集積回路基板の位置検出方法に関する。
[従来の技術] 混成系8を回路基板上にマウンター装置によって電子部
品をマウントする場合や、基板上の半導体チップにワイ
ヤーボンディング装置によってワイヤーボンディングす
る場合には、t %パターン、厚膜抵抗等が形成された
基板をこれらの装置の所定の位置に配置しなければなら
ない、所定の位置に配置されたか否かは、従来、第7図
及び第8図のように、基板1上に電極パターン、抵抗、
ガラス等の印刷時に同時に設けられた認識マーク2を、
CCDカメラ等で光学的に読み収り、標準マークと比較
して決定する。
[発明が解決しようとする課題] ところで、認識マーク2は、電極パターン、抵抗、ガラ
ス等の印刷時に設けられるため、その後の工程において
上面に傷が付く場合があった。認識マーク上面に傷が付
いた場合、傷により上面に乱反射が起り、認識エラーを
起こすことがある。
そこで、本発明の目的は、傷による認識エラーを防ぐこ
とができる混成集積回路基板の位置検出方法を提供する
ことにある。
[課題を解決するための手段〕 上記目的を達成すための本発明は、混成集積回路を構成
するための基板上に認識マークを設け、この認識マーク
を光学的に読み収って前記基板の位置を検出する混成集
積回路基板の位置検出方法において、第1の色の第1の
領域とこの第1の領域の外側に配設された第2の色の第
2の領域とから成る認識マークを設けると共に、前記第
2の領域の周辺に前記第1の領域を基準にして前記第2
の領域よりも突出している突出部を設け、前記第1及び
第2の領域を利用した画像認識によって前記基板の位置
検出を行う混成集積回路基板の位置検出方法に係わるも
のである。
なお、突出部は第2の領域と同一材料で形成することが
望ましい。
[作用] 本発明における突出部は第2の領域の保護領域として機
能する。即ち、第2の領域は突出部よりも低いので、突
出部によって保護され、第2の領域に傷が付き難い、突
出部には傷が付いても、突出部は画像認識に無関係な領
域であるから認識エラーは発生しない。
[実施例] 次に、第1図〜第4図を参照して本発明の実施例に係わ
る混成集積回路基板の位置検出方法を説明する。
第3図に示すように、・多数のアルミナ基板11のそれ
ぞれの周辺部に認識マーク12を印刷する。
この認識マーク12は、銀パラジウム電極材料の印刷に
よって形成する。なお、認識マーク12は電極即ち配線
導#:(図示せず)と同時に形成する。
第3図では各基板11の対角線上の2箇所に設けられて
いる。
第1図及び第2図に拡大図示されている認識マーク11
は、黒(第1の色)として認識されるセラミック基板1
1からなる第1の領域13とこれを囲む銀パラジウム系
導体から成る第2の色の第2の領域14と、土手のよう
に形成された突出部15とから成る。突出部15は第1
の領域13と同一の銀パラジウム系導体から成り、第1
の領域と同時に形成されている。第2の領域14は突出
M15から基板11の表面に向って垂れ下がっている傾
斜面領域であって、白(第2の色)として認識される。
導体から成る認識マーク12は四角形であって、外側の
各辺の長さは約1ffmであり、四角形の第1の領域1
3の各辺の長さは約0.4市である。
認識マーク12の形成が終了したら、厚膜抵抗(図示せ
ず)を形成する。
次に、電子部品(半導体チップ)をマウントするために
、認識マーク12を有する基板11をマウント装置に装
填する。第4図はマウント装置における位置検出方式を
原理的に示すものであり、台16上の基板11の認識マ
ークを読み取るためのCODカメラ17、及び認識装置
18等を含む。
認識装置18には、第1の領域13に対応した標準マー
ク(画像データ)が予め書き込まれているメモリを内蔵
しており、この標準マークとカメラ17で読み取った認
識マークとを比べて所定位置を検出する。認識装置18
によって認識マーク12と8準マークとが不一致である
ことが判定された時には移動装置(図示せず)によって
基板11を移動して両マークを一致させる。第2図に鎖
線で示す認識エリア19の中に第1の領域13が入った
場合に標準マークと合致したものと見なされる。
基板11の位置ずれが補正されたら、電子部品をマウン
トし、半田付けする。しかる後、ワイヤボンディング装
置に電子部品(半導体チップ)をマウントした後の基板
11を移し、マウント時と同様な方法で基板11の位置
決めをなし、電子部品(半導体チップ)にワイヤを接続
する。
本実施例の位置検出方法は次の効果を有する。
(1) 突出部15によって土手状に囲まれている第1
の領域13と第2の領域14とが認識工リア19となる
ので、突出部15に傷が付いても、これに無関係にパタ
ーン認識を行うことが可能になり、認識エラーが少なく
なる。
(2) 第2の領域14は突出部15の形成によって必
然的に生じる傾斜部であるので、認識マーク12の形成
が複雑にならない。
[変形例] 本発明は上述の実施例に限定されるものでなく、例えば
次の変形が可能なものである。
(1) 認識マーク12を第5図に示すように断面形状
半円形状に形成してもよい。
(2) 第6図に示すように、複数の基板11の共通の
周辺部に認識マーク12を設けてもよい。
(3) 認識マーク12を抵抗体と基板11との組み合
わせで形成することができる。また、認識マーク12を
導体と抵抗体との組み合わせで形成することもできる。
(4) 認識マーク12を平面形状円形にしてもよい。
[発明の効果] 上述のように本発明によれば、認識マークの傷による認
識エラーの発生が少ない混成集積回路基板の位置検土方
法を提供することができる。
【図面の簡単な説明】
第1図は本発明の実施例に係わる認識マークを示す第2
図のI−I線に対応する断面図、第2図は第1図の認識
マークを示す平面図、第3図は基板と認識マークとを示
す平面図、第4図はマウント装置における画像認識シス
テムを原理的に示すブロック図、 第5図は変形例の認識マークを示す断面図、第6図は変
形例の基板と認識マークとを示す平面図、 第7図は従来の認識マークを示す平、面図、第8図は第
7図の認識マークの断面図である。 11・・・基板、12・・・認識マーク、13・・・第
1の領域、14・・・第2の領域、突出部・・・15、
認識装置・・・18゜

Claims (1)

  1. 【特許請求の範囲】 [1]混成集積回路を構成するための基板上に認識マー
    クを設け、この認識マークを光学的に読み取って前記基
    板の位置を検出する混成集積回路基板の位置検出方法に
    おいて、第1の色の第1の領域とこの第1の領域の外側
    に配設された第2の色の第2の領域とから成る認識マー
    クを設けると共に、前記第2の領域の周辺に前記第1の
    領域を基準にして前記第2の領域よりも突出している突
    出部を設け、前記第1及び第2の領域を利用した画像認
    識によって前記基板の位置検出を行うことを特徴とする
    混成集積回路基板の位置検出方法。 [2]前記突出部は前記第2の領域と同一材料で同時に
    形成されたものである請求項1記載の混成集積回路基板
    の位置検出方法。
JP1045891A 1989-02-27 1989-02-27 混成集積回路基板の位置検出方法 Expired - Fee Related JPH0770856B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1045891A JPH0770856B2 (ja) 1989-02-27 1989-02-27 混成集積回路基板の位置検出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1045891A JPH0770856B2 (ja) 1989-02-27 1989-02-27 混成集積回路基板の位置検出方法

Publications (2)

Publication Number Publication Date
JPH02224184A true JPH02224184A (ja) 1990-09-06
JPH0770856B2 JPH0770856B2 (ja) 1995-07-31

Family

ID=12731865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1045891A Expired - Fee Related JPH0770856B2 (ja) 1989-02-27 1989-02-27 混成集積回路基板の位置検出方法

Country Status (1)

Country Link
JP (1) JPH0770856B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3015764A4 (en) * 2013-06-25 2016-06-29 Zhiming Chen POWERFUL LED STREET LAMP WITH LIGHT FAILURE AND MANUFACTURING METHOD THEREFOR
EP3015765A4 (en) * 2013-06-25 2016-06-29 Zhiming Chen HIGH POWER LED LAMP COOLING DEVICE AND MANUFACTURING METHOD THEREFOR
WO2018155089A1 (ja) * 2017-02-23 2018-08-30 株式会社村田製作所 電子部品、電子機器および電子部品の実装方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3015764A4 (en) * 2013-06-25 2016-06-29 Zhiming Chen POWERFUL LED STREET LAMP WITH LIGHT FAILURE AND MANUFACTURING METHOD THEREFOR
EP3015765A4 (en) * 2013-06-25 2016-06-29 Zhiming Chen HIGH POWER LED LAMP COOLING DEVICE AND MANUFACTURING METHOD THEREFOR
US9989238B2 (en) 2013-06-25 2018-06-05 Zhiming Chen Low light failure, high power led street lamp and method for manufacturing the same
WO2018155089A1 (ja) * 2017-02-23 2018-08-30 株式会社村田製作所 電子部品、電子機器および電子部品の実装方法
JP6384647B1 (ja) * 2017-02-23 2018-09-05 株式会社村田製作所 電子部品、電子機器および電子部品の実装方法
US10772216B2 (en) 2017-02-23 2020-09-08 Murata Manufacturing Co., Ltd. Electronic component, electronic device, and method for mounting electronic component

Also Published As

Publication number Publication date
JPH0770856B2 (ja) 1995-07-31

Similar Documents

Publication Publication Date Title
JPH01251778A (ja) Icカード
JPH0955399A (ja) 半導体パッケージ及びその実装方法
JPS6038868B2 (ja) 半導体パツケ−ジ
JPH02224184A (ja) 混成集積回路基板の位置検出方法
US6565008B2 (en) Module card and a method for manufacturing the same
GB2249672A (en) Circuit board and apparatus for recognizing the position of a circuit board
JPH10150120A (ja) プリント配線基板,bga型lsiパッケージ及び電子装置
JPH05283825A (ja) 認識マーク付きプリント基板
JPH0983093A (ja) プリント配線板
KR100420434B1 (ko) 반도체패키지용 회로기판
GB2182207A (en) Electrical circuit identification
JPH0219976B2 (ja)
JPH05190743A (ja) プリント基板の実装方式
JP3528366B2 (ja) 集積回路装置
JP3629726B2 (ja) 基板
JP2586410B2 (ja) 半導体装置およびその実装方法
JPH05145206A (ja) プリント配線基板
JP2522585Y2 (ja) ドーナツ型ジヤンパ線ユニツト
JPH0613741A (ja) 表面実装部品用回路基板
JPH05110239A (ja) プリント配線基板
JPH04340735A (ja) 半導体集積回路装置
JPH0529532A (ja) 半導体モジユール構造
JPH0567008U (ja) 半導体装置
JPH07183444A (ja) 表面実装部品
JP2001015994A (ja) Icパッケージの実装方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees