JPH02285444A - 記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は記憶装置の障害判別技術に関し、特にその記憶
手段の障害が固定であるか２間欠であるかを判定して間
欠の場合は正しい状態に書戻す機能を持つ記憶装置に関
するものである。

〔従来の技術〕

従来、この種の記憶装置は、データにエラー訂正検出コ
ードを付加して記憶手段に書込み、該記憶手段から読み
出されたデータをエラー訂正検出手段に入力することに
より、もし読出しデータに訂正可能な障害があったな゛
らばデータを訂正して出力するようになっていた。

〔発明が解決しようとする課題〕

上述した従来の記憶装置は、読出しデータに訂正可能な
障害があってもエラー訂正を実行し、正しいデータを出
力するようになっているが、記憶手段に書込まれたデー
タ自体に障害が６っても訂正されずに残るため、該当ア
ドレスを再度読出してもそのアドレスに書込みがなけれ
ば再びエラーを検出し訂正が行なわれる。このように、
−度障害が発生し、読出し動作はかシが行なわれると、
障害箇所を読出すたびにエラー訂正を行ない正しいデー
タが出力される。しかし、記憶手段に対し読出し動作ば
かシが長時間続くと、その間に同じデータの他の部分に
も障害が発生すると、訂正不可能な障害になってしまう
という問題があった。

〔課題を解決する丸めの手段〕

このような問題点を解決するため、本発明の記憶装置は
、データを記憶する記憶手段と、咳記憶手段の読出しデ
ータに対し接続されたエラー検出訂正手段と、プロセッ
サからの書込みデータと前記エラー検出訂正手段の出力
とを選択する第１の選択手段と、前記記憶手段にアドレ
スを出力する第１のレジスタ手段と、該第１のレジスタ
手段に接続され、前記エラー検出訂正手段の出力によシ
制御される第２のレジスタ手段と、プロセッサからのア
ドレス情報と前記第２のレジスタ手段の出力とを切替え
る第２の選択手段と、前記エラー検出訂正手段の訂正表
示出力を保持する第３のレジスタ手段と、前記６第１の
選択手段と第２の選択手段および第３のレジスタ手段を
制御する制御手段を有するものである。

〔作用〕

し九がって、本発明によれば、記憶手段からの読出しデ
ータに訂正可能な障害があった場合、そのデータが間欠
であるか固定であるかを判定して、間欠障害の場合には
正しいデータに書き直すことができる。

〔実施例〕

以下、本発明について図面を参照して説明する。

図は本発明による記憶装置の一実施例を示す機能ブロッ
ク図である。同図において、１はデータを記憶する記憶
手段でアシ、この記憶手段１は第１の選択手段３の出力
と第１のレジスタ手段５の出力が接続され、該記憶手段
１からの読出しデータがエラー検出訂正手段２に接続さ
れている。このエラー検出訂正手段２の出力は第１の選
択手段３に接続され、また別の出力は第２のレジスタ手
段６と第３のレジスタ手段７に接続されている。

さらＫ、第２０選択手段４は第２のレジスタ手段６の出
力、アドレス信号１１および制御手段８の出力がそれぞ
れ接続され、その選択された出力が第１のレジスタ手段
５に接続されている。また、この第１のレジスタ手段５
は記憶手段１以外に第２のレジスタ手段６にも接続され
、制御手段８の出力は第１の選択手段３．第２の選択手
段４および第３のレジスタ手段Ｔに接続されている。

次に上記実施例構成の動作を説明する。

まず、書込み動作の場合、プロセッサ（図示せず）から
送出される書込みデータに訂正符号ビットを付加した書
込みデータ１０とアドレス信号１１が、それぞれ第１の
選択手段３．第２の選択手段４の出力として出力される
と、このアドレス情報拡第１のレジスタ手段５で保持さ
れたうえ、記憶手段１に入力されて該当アドレスに第１
の選択千歳３の内容が書込まれる。

また、読出し動作の場合、上記プロセッサからアドレス
信号１１が送出され、第２の選択手段４を経て記憶手段
１に入力されると、この記憶手段１から該当アドレスの
情報が読出され、エラー検出訂正手Ｒ２に入力される。

ここで、エラー検出訂正手段２は、記憶手段１からの読
出しデータの障害の有無をチエツクし、もし訂正可能な
障害ならば訂正を行ない、プロセッサに訂正済読出しデ
ータ１３を出力する。このとき、訂正したことを示す訂
正表示信号１４を出力する。この訂正表示信号１４は第
２のレジスタ手段６に入力され、第１のレジスタ手段５
の出力を第２のレジスタ手段６にセットする。す造わち
、第２のレジスタ手段６にはエラー訂正を実行したアド
レス情報が保持される。また、訂正表示信号１４は診断
プロセッサ（図示せず）に送られる。この診断プロセッ
サは、訂正表示信号１４を受けて制御信号１２を出力す
ると、この制御信号１２が入力された制御手段８では第
２の選択手段４に信号を出力するので、第２の選択手段
４は第２のレジスタ手段６の内容を出力する。そのため
、この第２のレジスタ手段６の内容が第１のレジスタ手
段５に保持される。

したがって、記憶手段１からは訂正可能障害が再び読出
されるとともに、エラー検出訂正手段２よシ訂正済読出
しデータ１３が出力され、第１の選択手段３に入力され
る。すると、制御手段８からの制御信号によシ第１の選
択手段３は、訂正済読出しデータ１３と同じ内容が出力
されて記憶手段１に入力される。ここで書込みを実行す
ると、記憶手段１には訂正済読出しデータが書込まれる
。

ここで再度読出しを実行すると、訂正済データが書込ま
れていればエラー検出訂正手段２の出力である訂正表示
信号１４が出力されないので、障害の復旧が成功したこ
とがわかる。逆に訂正表示信号１４が出力されれば、障
害の復旧が不成功だったことがわかる。この訂正表示信
号は第３のレジスタ手段γに入力され、制御手段８によ
ってセットされる。したがって、第３のレジスタ手段γ
の出力でるる間欠／固定判定信号１５が「１」ならば、
障害復旧が不成功すなわち固定障害であることがわかる
。それ故に、記憶手段１に発生した訂正可能障害がすみ
やかに修理する必要があるのか、それともそのまま使用
を継続しても問題がないのか容易にわかるとともに、障
害の復旧に成功した場合は、何の修理も不要となる。

〔発明の効果〕

以上説明したように本発明は、記憶手段に訂正可能な障
害が発生した場合、読出した訂正済データを再度記憶手
段に書込むことによシ、間欠障害ならば障害を復旧させ
ることができ、また、修理を不要とすることができると
ともに、固定障害ならばすみやかに修理もしくは切離し
を行なう必要があることを知ることができる効果がある
。

【図面の簡単な説明】

図は本発明の記憶装置の一実施例を示す機能ブロック図
である。 １−Φ・−記憶手段、２・・・・エラー検出訂正手段、
３・・・・＄１の選択手段、４拳・・・第２の選択手段
、５・・・・第１のレジスタ手段、６・・・・第２のレ
ジスタ手段、７φ・・・第３のレジスタ手段、８・ｅｅ
・制御手段、１０−・轡・書込みデータ、１１＠・−曽
アドレス信号、１２・・・−制御信号、１３・・−ｅ訂
正済読出しデータ、１４１１訂正表示信号、１５１−・
間欠／固定判定信号。

Claims (1)

【特許請求の範囲】
1. 記憶装置において、データを記憶する記憶手段と、該記
   憶手段の読出しデータに対し接続されたエラー検出訂正
   手段と、プロセッサからの書込みデータと前記エラー検
   出訂正手段の出力とを選択する第１の選択手段と、前記
   記憶手段にアドレスを出力する第１のレジスタ手段と、
   該第１のレジスタ手段に接続され、前記エラー検出訂正
   手段の出力により制御される第２のレジスタ手段と、プ
   ロセッサからのアドレス情報と前記第２のレジスタ手段
   の出力とを切替える第２の選択手段と、前記エラー検出
   訂正手段の訂正表示出力を保持する第３のレジスタ手段
   と、前記各第１の選択手段と第２の選択手段および第３
   のレジスタ手段を制御する制御手段を有し、前記記憶手
   段からの読出しデータに訂正可能な障害がある場合、そ
   のデータが間欠であるか固定であるかを判定して、間欠
   障害のときに正しいデータに書き直すようにしたことを
   特徴とする記憶装置。