JPH02295128A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02295128A JPH02295128A JP1116658A JP11665889A JPH02295128A JP H02295128 A JPH02295128 A JP H02295128A JP 1116658 A JP1116658 A JP 1116658A JP 11665889 A JP11665889 A JP 11665889A JP H02295128 A JPH02295128 A JP H02295128A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion constant
- collector
- impurity
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
バイポーラ・トランジスタ集積回路のコレクタ埋込層の
形成方法に関し， コレクタ埋込層の不純物濃度分布の傾斜を小さくしてバ
イポーラ・トランジスタの高速化を図ることを目的とし
， 一導電型の高抵抗半導体基板中に反対導電型の不純物を
イオン注入することによりバイポーラ・トランジスタ集
積回路のコレクタ埋込層を形成する方法において．反対
導電型の不純物のイオン注入を，拡散定数の大きい不純
物元素のイオンを結晶軸方向に注入して，半導体基板の
表面からの深さが深い低不純物濃度領域を形成する工程
と，拡散定数の小さい不純物元素のイオンを結晶軸と異
なる方向に注入し才，半導体基板の表面からの深さが浅
い高不純物濃度領域を形成する工程との２段階に分けて
行うように構成する． 〔産業上の利用分野〕 本発明は．半導体装置の製造方法，特にバイポーラ・ト
ランジスタ集積回路のコレクタ埋込層の形成方法に関す
る． 〔従来の技術〕 バイポーラ・トランジスタ集積回路を高速化する方法と
して． ■コレクタ領域と半導体基板との間の寄生容量を低減さ
せる方法． ■コレクタ抵抗を低減させる方法。
形成方法に関し， コレクタ埋込層の不純物濃度分布の傾斜を小さくしてバ
イポーラ・トランジスタの高速化を図ることを目的とし
， 一導電型の高抵抗半導体基板中に反対導電型の不純物を
イオン注入することによりバイポーラ・トランジスタ集
積回路のコレクタ埋込層を形成する方法において．反対
導電型の不純物のイオン注入を，拡散定数の大きい不純
物元素のイオンを結晶軸方向に注入して，半導体基板の
表面からの深さが深い低不純物濃度領域を形成する工程
と，拡散定数の小さい不純物元素のイオンを結晶軸と異
なる方向に注入し才，半導体基板の表面からの深さが浅
い高不純物濃度領域を形成する工程との２段階に分けて
行うように構成する． 〔産業上の利用分野〕 本発明は．半導体装置の製造方法，特にバイポーラ・ト
ランジスタ集積回路のコレクタ埋込層の形成方法に関す
る． 〔従来の技術〕 バイポーラ・トランジスタ集積回路を高速化する方法と
して． ■コレクタ領域と半導体基板との間の寄生容量を低減さ
せる方法． ■コレクタ抵抗を低減させる方法。
などがある．
■を実現する手段として．
ｌａ）各種のセルファライン技術によりコレクタ面積を
縮小する方法． （ｂｌコレクタ領域の側壁をトレンチで形成することに
よりコレクタ面積を縮小する方法．などがある． また，■を実現する手段として． ｔｃ＋コレクタ埋込層を形成する方法．がある． しかしながら，バイポーラ・トランジスタ集積回路をよ
り高速化するためには，コレクタ領域と半導体基板との
間の寄生容量およびコレクタ抵抗をさらに低減させる必
要がある。しかし，コレクタ面積を縮小させてコレクタ
抵抗を低減させる方法には，技術的に限界がある． そこで．バイポーラ・トランジスタ集積回路をより高速
化するためには．コレクタ碩域と半導体基板との間の寄
生容量を極力低減させることを追究しなければならない
． 本発明者は，先に，コレクタ領域と半導体基板との間の
寄生容量を極力低減させる方法として．コレクタ埋込層
の不純物濃度分布に傾斜を持たせる方法を提案した． さらに．本発明者は，コレクタ埋込層の不純物濃度分布
に傾斜を持たせる方法として．次の２つの方法を提案し
た． ■拡散定数の異なる２種類の不純物を用いる方法． この方法によれば，拡散定数の大きい不純物により．コ
レクタ埋込層の深さ方向の不純物分布に傾斜を持たせる
ことができる．また，拡散定数の小さい不純物により，
コレクタ埋込層の低抵抗化が実現する． ■拡散定数の異なる２種類の不純物をイオン注入した後
．酸化性雰囲気中で活性化させる方法．非酸化性雰囲気
中に比べて．酸化性雰囲気中では，コレクタ埋込層の深
さ方向の不純物分布に傾斜を持たせるために用いる拡散
定数の大きい不純物元素の拡散定数はさらに大きくなり
，また．コレクタ埋込層を低抵抗化させるために用いる
拡散定数の小さい不純物元素の拡散定数はさらに小さく
なるので，■の方法に比べて，コレクタ埋込層の不純物
濃度分布の傾斜をより小さくすることができる． 〔発明が解決しようとする課題〕 バイポーラ・トランジスタ集積回路を高速化するために
．コレクタ埋込層の不純物濃度分布の傾斜を小さくする
方法として本発明者が先に提案したものでは．現在要求
されているバイポーラ・トランジスタ集積回路の高速化
を実現するのには不充分である．という問題があった。
縮小する方法． （ｂｌコレクタ領域の側壁をトレンチで形成することに
よりコレクタ面積を縮小する方法．などがある． また，■を実現する手段として． ｔｃ＋コレクタ埋込層を形成する方法．がある． しかしながら，バイポーラ・トランジスタ集積回路をよ
り高速化するためには，コレクタ領域と半導体基板との
間の寄生容量およびコレクタ抵抗をさらに低減させる必
要がある。しかし，コレクタ面積を縮小させてコレクタ
抵抗を低減させる方法には，技術的に限界がある． そこで．バイポーラ・トランジスタ集積回路をより高速
化するためには．コレクタ碩域と半導体基板との間の寄
生容量を極力低減させることを追究しなければならない
． 本発明者は，先に，コレクタ領域と半導体基板との間の
寄生容量を極力低減させる方法として．コレクタ埋込層
の不純物濃度分布に傾斜を持たせる方法を提案した． さらに．本発明者は，コレクタ埋込層の不純物濃度分布
に傾斜を持たせる方法として．次の２つの方法を提案し
た． ■拡散定数の異なる２種類の不純物を用いる方法． この方法によれば，拡散定数の大きい不純物により．コ
レクタ埋込層の深さ方向の不純物分布に傾斜を持たせる
ことができる．また，拡散定数の小さい不純物により，
コレクタ埋込層の低抵抗化が実現する． ■拡散定数の異なる２種類の不純物をイオン注入した後
．酸化性雰囲気中で活性化させる方法．非酸化性雰囲気
中に比べて．酸化性雰囲気中では，コレクタ埋込層の深
さ方向の不純物分布に傾斜を持たせるために用いる拡散
定数の大きい不純物元素の拡散定数はさらに大きくなり
，また．コレクタ埋込層を低抵抗化させるために用いる
拡散定数の小さい不純物元素の拡散定数はさらに小さく
なるので，■の方法に比べて，コレクタ埋込層の不純物
濃度分布の傾斜をより小さくすることができる． 〔発明が解決しようとする課題〕 バイポーラ・トランジスタ集積回路を高速化するために
．コレクタ埋込層の不純物濃度分布の傾斜を小さくする
方法として本発明者が先に提案したものでは．現在要求
されているバイポーラ・トランジスタ集積回路の高速化
を実現するのには不充分である．という問題があった。
本発明は，この問題点を解決して．コレクタ埋込層の不
純物分布の傾斜を極力小さくしてバイポーラ・トランジ
スタ集積回路の高速化を図った半導体装置の製造方法を
提供することを目的とする．〔課題を解決するための手
段〕 上記の目的を達成するために．本発明に係る半導体装置
の製造方法は．一導電型の高抵抗半導体基板中に反対導
電型の不純物をイオン注入することによりバイポーラ・
トランジスタ集積回路のコレクタ埋込層を形成する方法
において，反対導電型の不純物のイオン注入を，拡散定
数の大きい不純物元素のイオンを結晶軸方向に注入して
．半導体基板の表面からの深さが深い低不純物濃度領域
を形成する工程と，拡散定数の小さい不純物元素のイオ
ンを結晶軸と異・なる方向に注入して，半導体基板の表
面からの深さが浅い高不純物濃度領域を形成する工程と
の２段階に分けて行うように構成する。
純物分布の傾斜を極力小さくしてバイポーラ・トランジ
スタ集積回路の高速化を図った半導体装置の製造方法を
提供することを目的とする．〔課題を解決するための手
段〕 上記の目的を達成するために．本発明に係る半導体装置
の製造方法は．一導電型の高抵抗半導体基板中に反対導
電型の不純物をイオン注入することによりバイポーラ・
トランジスタ集積回路のコレクタ埋込層を形成する方法
において，反対導電型の不純物のイオン注入を，拡散定
数の大きい不純物元素のイオンを結晶軸方向に注入して
．半導体基板の表面からの深さが深い低不純物濃度領域
を形成する工程と，拡散定数の小さい不純物元素のイオ
ンを結晶軸と異・なる方向に注入して，半導体基板の表
面からの深さが浅い高不純物濃度領域を形成する工程と
の２段階に分けて行うように構成する。
イオン注入において．半導体基仮を構成する半導体結晶
の結晶軸方向に不純物元素のイオンを注入すると．大部
分のイオンは大きな衝突をセずに，半導体結晶の内部ま
で侵入することができる．これは，チャネリング効果と
して知られている。
の結晶軸方向に不純物元素のイオンを注入すると．大部
分のイオンは大きな衝突をセずに，半導体結晶の内部ま
で侵入することができる．これは，チャネリング効果と
して知られている。
第１図は，チャネリング効果を説明するための図である
。
。
同図は．加速エネルギー３ ０ ０ ｋｅＶ， ドー
ズ量ｌ Ｘ Ｉ Ｑ ”ａｍ−”でＰをＳｉ基板の（ｌ
ｌ １）面上に角度を変えて注入した場合のＳｉ基板
表面からの深さ方向の不純物濃度をプロットしたもので
ある。
ズ量ｌ Ｘ Ｉ Ｑ ”ａｍ−”でＰをＳｉ基板の（ｌ
ｌ １）面上に角度を変えて注入した場合のＳｉ基板
表面からの深さ方向の不純物濃度をプロットしたもので
ある。
第１図から． Ｓｌ基板の＜１ １ １＞軸方向，ある
いは＜１ １ １＞軸に対して１″程度ＯＦＦＬた方向
からＰをイオン注入すると，チャネリング効果によりＰ
がＳｉ基板の表面から深い位置まで到達することがわか
る。また，注入方向が＜ｔｔｉ＞軸から離れるのに従っ
て，注入されたＰの分布が浅くなることがわかる。すな
わち，イオンの注入方向を適切に設定することにより，
最適な不純物分布を得ることができる． 本発明に係る半導体装置の製造方法，特にバイポーラ・
トランジスタ集積回路のコレクタ埋込層の形成方法では
，コレクタ埋込層の不純物分布の傾斜を小さくするため
に，拡散定数の異なる２種類の不純物を用いる。この点
は，従来の技術と同様である。しかし．本発明では．前
述のチャネリング効果を利用する。この点で，本発明は
，従来の技術と異なる。
いは＜１ １ １＞軸に対して１″程度ＯＦＦＬた方向
からＰをイオン注入すると，チャネリング効果によりＰ
がＳｉ基板の表面から深い位置まで到達することがわか
る。また，注入方向が＜ｔｔｉ＞軸から離れるのに従っ
て，注入されたＰの分布が浅くなることがわかる。すな
わち，イオンの注入方向を適切に設定することにより，
最適な不純物分布を得ることができる． 本発明に係る半導体装置の製造方法，特にバイポーラ・
トランジスタ集積回路のコレクタ埋込層の形成方法では
，コレクタ埋込層の不純物分布の傾斜を小さくするため
に，拡散定数の異なる２種類の不純物を用いる。この点
は，従来の技術と同様である。しかし．本発明では．前
述のチャネリング効果を利用する。この点で，本発明は
，従来の技術と異なる。
チャネリング効果を利用すると９ イオン注入直後の不
純物分布の傾斜が従来よりも小さくなる。
純物分布の傾斜が従来よりも小さくなる。
このため，コレクタ埋込層の不純物分布の傾斜を小さく
するために必要なアニール条件の制限を緩めることがで
きる． 〔実 施 例〕 第２図〜第５図は，本発明の一実施例の各工程を示す図
である。
するために必要なアニール条件の制限を緩めることがで
きる． 〔実 施 例〕 第２図〜第５図は，本発明の一実施例の各工程を示す図
である。
以下，第２図〜第５図を用いて，本発明の一実施例を説
明する． （工程１，第２図参照） 通常，バイポーラ・トランジスタ用のＳｉウェハの面方
位は，＜１１１＞軸に対して４’ＯＦＦである。これは
，エビタキシャル成長において，最適な面方位であるた
めである。
明する． （工程１，第２図参照） 通常，バイポーラ・トランジスタ用のＳｉウェハの面方
位は，＜１１１＞軸に対して４’ＯＦＦである。これは
，エビタキシャル成長において，最適な面方位であるた
めである。
本実施例でも，＜１１１＞軸に対して４６０ＦＦのｐ型
の高抵抗Ｓｉ基板１を用いる．ｐ− −Ｓｉ基Ｆｉｔ上
に約１０００人の厚さのＳｉｎｇ膜２および約１５００
人の厚さのＳｉ３Ｎ４膜３を堆積させた後，フォトリソ
グラフィ技術によりＳｉｎｇ＃２およびＳｉ３Ｎ４膜３
にコレクタ埋込層を形成するための開口部を形成する． （工程２，第３図参照） 拡散定数の大きいＰを加速エネルギー５ Ｑ ｋｅＶ，
ドーズ量３×１０Ｉ′ＣＩ１″ｇで，＜１１１＞軸方向
からイオン注入する。この結果．チャネリング効果によ
り，不純物濃度分布の傾斜の小さなｎ一層４が，ｐ−
−Ｓｉ基板ｌの表面から深く形成される。
の高抵抗Ｓｉ基板１を用いる．ｐ− −Ｓｉ基Ｆｉｔ上
に約１０００人の厚さのＳｉｎｇ膜２および約１５００
人の厚さのＳｉ３Ｎ４膜３を堆積させた後，フォトリソ
グラフィ技術によりＳｉｎｇ＃２およびＳｉ３Ｎ４膜３
にコレクタ埋込層を形成するための開口部を形成する． （工程２，第３図参照） 拡散定数の大きいＰを加速エネルギー５ Ｑ ｋｅＶ，
ドーズ量３×１０Ｉ′ＣＩ１″ｇで，＜１１１＞軸方向
からイオン注入する。この結果．チャネリング効果によ
り，不純物濃度分布の傾斜の小さなｎ一層４が，ｐ−
−Ｓｉ基板ｌの表面から深く形成される。
（工程３．第４図参照）
拡散定数の小さいＡｓを加速エネルギー５０ｋｅＶドー
ズ１３ Ｘ Ｉ Ｏ ”Ｃｌｌ−”で．チャネリング効
果が生しないように，＜Ｉｌｌ＞軸から離れた方向から
イオン注入する．本実施例では，＜１１１＞軸に対して
４ ’ＯＦＦのｐ− −Ｓｉ基板１を用いるので，ｐ−
−Ｓｉ基板１の表面にたいして垂直の方向でよい． この結果，高不純物濃度ｎ″層５が， ｐ− −Ｓｉ
基板１の表面から浅く深く形成される。
ズ１３ Ｘ Ｉ Ｏ ”Ｃｌｌ−”で．チャネリング効
果が生しないように，＜Ｉｌｌ＞軸から離れた方向から
イオン注入する．本実施例では，＜１１１＞軸に対して
４ ’ＯＦＦのｐ− −Ｓｉ基板１を用いるので，ｐ−
−Ｓｉ基板１の表面にたいして垂直の方向でよい． この結果，高不純物濃度ｎ″層５が， ｐ− −Ｓｉ
基板１の表面から浅く深く形成される。
この工程では，拡散定数の小さい不純物として＾Ｓをも
ちいたが，Ｓｂをもちいてもよい。
ちいたが，Ｓｂをもちいてもよい。
（工程４．第５図参照）
表面をＣ Ｖ ＤＳｉＯｔｌｌ！ ６ テ覆った後，工
程２および工程３で注入した不純物を約８００℃の酸化
性雰囲気中でア二一ルすることにより活性化させる．こ
の結果，不純物濃度分布の傾斜が極めて小さなｎ型コレ
クタ埋込層７が形成される．〔発明の効果〕 本発明によれば．コレクタ埋込層の不純物濃度分布の傾
斜を極めて小さくすることができるので．コレクター基
板間の寄生容量が極めて小さくなり．超高速のバイポー
ラ・トランジスタ集積回路を実現することが可能となる
。
程２および工程３で注入した不純物を約８００℃の酸化
性雰囲気中でア二一ルすることにより活性化させる．こ
の結果，不純物濃度分布の傾斜が極めて小さなｎ型コレ
クタ埋込層７が形成される．〔発明の効果〕 本発明によれば．コレクタ埋込層の不純物濃度分布の傾
斜を極めて小さくすることができるので．コレクター基
板間の寄生容量が極めて小さくなり．超高速のバイポー
ラ・トランジスタ集積回路を実現することが可能となる
。
コレクタ埋込層
Claims (1)
- 【特許請求の範囲】 一導電型の高抵抗半導体基板中に反対導電型の不純物を
イオン注入することによりバイポーラ・トランジスタ集
積回路のコレクタ埋込層を形成する方法において、 反対導電型の不純物のイオン注入を、 拡散定数の大きい不純物元素のイオンを結晶軸方向に注
入して、半導体基板の表面からの深さが深い低不純物濃
度領域を形成する工程と、 拡散定数の小さい不純物元素のイオンを結晶軸と異なる
方向に注入して、半導体基板の表面からの深さが浅い高
不純物濃度領域を形成する工程との２段階に分けて行う ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1116658A JPH02295128A (ja) | 1989-05-10 | 1989-05-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1116658A JPH02295128A (ja) | 1989-05-10 | 1989-05-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02295128A true JPH02295128A (ja) | 1990-12-06 |
Family
ID=14692693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1116658A Pending JPH02295128A (ja) | 1989-05-10 | 1989-05-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02295128A (ja) |
-
1989
- 1989-05-10 JP JP1116658A patent/JPH02295128A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05183046A (ja) | Ｐｎｐ装置用ｐ埋め込み層の製造方法 | |
| JPS6224945B2 (ja) | ||
| JPH0669431A (ja) | Ｓｏｉ基板上にバイポーラトランジスタとｃｍｏｓトランジスタを製造する方法及びそれらのトランジスタ | |
| US4440580A (en) | Method of fabricating an integrated bipolar planar transistor by implanting base and emitter regions through the same insulating layer | |
| JPH08167646A (ja) | Ｓｉｍｏｘ基板、ｓｉｍｏｘ基板の製造方法及び半導体装置の製造方法 | |
| JPH02295128A (ja) | 半導体装置の製造方法 | |
| JP3041886B2 (ja) | 半導体装置の製造方法 | |
| JP2846329B2 (ja) | 半導体装置の製造方法 | |
| JPH03209816A (ja) | 半導体装置の製造方法 | |
| JPS63250812A (ja) | 半導体基板の製造方法 | |
| JPH04127536A (ja) | 半導体装置の製造方法 | |
| JPH04239153A (ja) | 半導体装置の製造方法 | |
| JPS63273317A (ja) | 半導体装置の製造方法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JPH0244732A (ja) | 半導体装置の製造方法 | |
| JPH0567623A (ja) | 半導体装置の製造方法 | |
| JPH0418460B2 (ja) | ||
| JPS60251664A (ja) | 半導体装置の製造方法 | |
| JPH04162718A (ja) | 半導体装置の製造方法 | |
| JPH0132669B2 (ja) | ||
| JPH0590613A (ja) | 静電誘導トランジスタの製造方法 | |
| JPH04245674A (ja) | 半導体装置の製造方法 | |
| JPS611052A (ja) | 半導体装置及びその製造方法 | |
| JPH08264553A (ja) | 半導体装置の製造方法 | |
| JPH0897226A (ja) | Ｐｎｐトランジスタ、半導体集積回路、半導体装置の製造方法及び半導体集積回路の製造方法 |