JPH02298176A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH02298176A JPH02298176A JP1145274A JP14527489A JPH02298176A JP H02298176 A JPH02298176 A JP H02298176A JP 1145274 A JP1145274 A JP 1145274A JP 14527489 A JP14527489 A JP 14527489A JP H02298176 A JPH02298176 A JP H02298176A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- horizontal
- vertical
- read
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims description 289
- 238000006243 chemical reaction Methods 0.000 claims description 64
- 230000001360 synchronised effect Effects 0.000 claims description 38
- 230000004044 response Effects 0.000 claims description 3
- IHNKQIMGVNPMTC-RUZDIDTESA-N 1-stearoyl-sn-glycero-3-phosphocholine Chemical compound CCCCCCCCCCCCCCCCCC(=O)OC[C@@H](O)COP([O-])(=O)OCC[N+](C)(C)C IHNKQIMGVNPMTC-RUZDIDTESA-N 0.000 description 31
- 230000005236 sound signal Effects 0.000 description 28
- 238000010586 diagram Methods 0.000 description 21
- 230000002093 peripheral effect Effects 0.000 description 8
- 229910002075 lanthanum strontium manganite Inorganic materials 0.000 description 6
- 238000013139 quantization Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- FIHBHSQYSYVZQE-UHFFFAOYSA-N 6-prop-2-enoyloxyhexyl prop-2-enoate Chemical compound C=CC(=O)OCCCCCCOC(=O)C=C FIHBHSQYSYVZQE-UHFFFAOYSA-N 0.000 description 4
- ZDHCZVWCTKTBRY-UHFFFAOYSA-N omega-Hydroxydodecanoic acid Natural products OCCCCCCCCCCCC(O)=O ZDHCZVWCTKTBRY-UHFFFAOYSA-N 0.000 description 4
- YZHUMGUJCQRKBT-UHFFFAOYSA-M sodium chlorate Chemical compound [Na+].[O-]Cl(=O)=O YZHUMGUJCQRKBT-UHFFFAOYSA-M 0.000 description 4
- 102100034004 Gamma-adducin Human genes 0.000 description 2
- 101000799011 Homo sapiens Gamma-adducin Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- NPURPEXKKDAKIH-UHFFFAOYSA-N iodoimino(oxo)methane Chemical compound IN=C=O NPURPEXKKDAKIH-UHFFFAOYSA-N 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- PZNPLUBHRSSFHT-RRHRGVEJSA-N 1-hexadecanoyl-2-octadecanoyl-sn-glycero-3-phosphocholine Chemical compound CCCCCCCCCCCCCCCCCC(=O)O[C@@H](COP([O-])(=O)OCC[N+](C)(C)C)COC(=O)CCCCCCCCCCCCCCC PZNPLUBHRSSFHT-RRHRGVEJSA-N 0.000 description 1
- 101100406317 Arabidopsis thaliana BCE2 gene Proteins 0.000 description 1
- 101100493897 Arabidopsis thaliana BGLU30 gene Proteins 0.000 description 1
- 102100024348 Beta-adducin Human genes 0.000 description 1
- 101000761811 Chlamydia pneumoniae 4-hydroxybenzoate decarboxylase subunit C Proteins 0.000 description 1
- 101100275737 Gallus gallus CHRDL1 gene Proteins 0.000 description 1
- 101000689619 Homo sapiens Beta-adducin Proteins 0.000 description 1
- 101001105486 Homo sapiens Proteasome subunit alpha type-7 Proteins 0.000 description 1
- 102100021201 Proteasome subunit alpha type-7 Human genes 0.000 description 1
- 101100063437 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIN7 gene Proteins 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/641—Multi-purpose receivers, e.g. for auxiliary information
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/14—Display of multiple viewports
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
- G09G5/366—Graphics controllers with conversion of CRT control signals to flat panel control signals, e.g. adapting the palette memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/391—Resolution modifying circuits, e.g. variable screen formats
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/414—Specialised client platforms, e.g. receiver in car or embedded in a mobile appliance
- H04N21/4143—Specialised client platforms, e.g. receiver in car or embedded in a mobile appliance embedded in a Personal Computer [PC]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/431—Generation of visual interfaces for content selection or interaction; Content or additional data rendering
- H04N21/4312—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations
- H04N21/4316—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations for displaying supplemental content in a region of the screen, e.g. an advertisement in a separate window
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/47—End-user applications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/045—Zooming at least part of an image, i.e. enlarging it or shrinking it
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
- G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/126—The frame memory having additional data ports, not inclusive of standard details of the output serial port of a VRAM
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
- G09G5/026—Control of mixing and/or overlay of colours in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Graphics (AREA)
- Marketing (AREA)
- Business, Economics & Management (AREA)
- General Engineering & Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Television Signal Processing For Recording (AREA)
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はパソコン内のモニター、インテリジェンス端末
、ＴＶ電話、スマートＴＶ等における映像処理回路に関
し、特に映像の任意のサイズ化、スーパーインポーズ処
理等に関する。
、ＴＶ電話、スマートＴＶ等における映像処理回路に関
し、特に映像の任意のサイズ化、スーパーインポーズ処
理等に関する。
［従来の技術］
従来、パソコンのモニタ画面上に所定のサイズ、所定の
位置にテレビの映像をスーパーインポーズすることによ
りテレビを観ながらパソコンを操作できる画像処理装置
があった。
位置にテレビの映像をスーパーインポーズすることによ
りテレビを観ながらパソコンを操作できる画像処理装置
があった。
第２１図は従来の映像処理装置のブロック構成図である
。第２１図において、１００は第１の映像信号Ｖ Ｓ
１を第１の同期信号Ｓ８１と第１の輝度信号ＬＳ１とに
分離する映像デコーダ、２００は第１の輝度信号ＬＳ、
をデジタル変換するアナログデジタルコンバータ（以下
、ＡＤＣという） 、３００はデジタル変換した第１の
輝度信号ＬＳ、を記憶する映像メモリ、３４０は映像メ
モリ３００への第１の輝度信号ＬＳ１の書き込みを制御
する書込制御部、３５０は映像メモリ３００からの第１
の輝度信号ＬＳ１の読み出しを制御する読出制御部、４
００は映像メモリ３００から読み出した第１の輝度信号
ＬＳ１をアナログ変換するデジタルアナログコンバータ
（以下、ＤＡＣという） 、８００はＣＰＵ制御部、６
３０はマルチプレクサ、６４０は第３の映像信号ｖＳ３
を第３の同期信号ＳＳ と第３の輝度信号ＬＳ３とに
分離する映像デコーダ部、５００は第１の輝度信号ＬＳ
１と第３の輝度信号ＬＳ３とミキシングして第４の輝度
信号ＬＳ４を出力するミキシング制御部である。
。第２１図において、１００は第１の映像信号Ｖ Ｓ
１を第１の同期信号Ｓ８１と第１の輝度信号ＬＳ１とに
分離する映像デコーダ、２００は第１の輝度信号ＬＳ、
をデジタル変換するアナログデジタルコンバータ（以下
、ＡＤＣという） 、３００はデジタル変換した第１の
輝度信号ＬＳ、を記憶する映像メモリ、３４０は映像メ
モリ３００への第１の輝度信号ＬＳ１の書き込みを制御
する書込制御部、３５０は映像メモリ３００からの第１
の輝度信号ＬＳ１の読み出しを制御する読出制御部、４
００は映像メモリ３００から読み出した第１の輝度信号
ＬＳ１をアナログ変換するデジタルアナログコンバータ
（以下、ＤＡＣという） 、８００はＣＰＵ制御部、６
３０はマルチプレクサ、６４０は第３の映像信号ｖＳ３
を第３の同期信号ＳＳ と第３の輝度信号ＬＳ３とに
分離する映像デコーダ部、５００は第１の輝度信号ＬＳ
１と第３の輝度信号ＬＳ３とミキシングして第４の輝度
信号ＬＳ４を出力するミキシング制御部である。
この従来の映像処理回路は映像デコーダ１００が映像信
号ｖＳ を同期信号ＳＳ と輝度信号ＬＳ１とに分
離し、Ａ Ｄ Ｃ２００が輝度信号ＬＳ１をデジタル変
換して、映像メモリ８００に書き込む。
号ｖＳ を同期信号ＳＳ と輝度信号ＬＳ１とに分
離し、Ａ Ｄ Ｃ２００が輝度信号ＬＳ１をデジタル変
換して、映像メモリ８００に書き込む。
このとき、書込制御部３４０が同期信号Ｓ８１に基づい
て、Ａ Ｄ Ｃ２００及び映像メモリ３００の動作を制
御するタイミングクロックを出力する。
て、Ａ Ｄ Ｃ２００及び映像メモリ３００の動作を制
御するタイミングクロックを出力する。
なお、ＣＰＵ制御部６００が出力する第２の輝度信号Ｌ
Ｓ２も映像メモリ３００に書き込むことができる。
Ｓ２も映像メモリ３００に書き込むことができる。
又、読込制御部３５０が映像メモリ３００に書き込まれ
た第１の輝度信号ＬＳ１（又は第２の輝度信号ＬＳ２）
はマルチプレクサ６３０を介して読み出し、Ｄ Ａ Ｃ
４００が映像メモリ３００から読み出した第１の輝度信
号ＬＳ１をアナログ変換して、ミキシング制御部５００
が第１の輝度信号ＬＳ１と第３の輝度信号ＬＳ とミ
キシングして、第３の輝度信号ＬＳ３に対応する画像内
に第１の輝度信号ＬＳ１に対応する画像をスーパーイン
ポーズした第４の輝度信号ＬＳ４を出力する。
た第１の輝度信号ＬＳ１（又は第２の輝度信号ＬＳ２）
はマルチプレクサ６３０を介して読み出し、Ｄ Ａ Ｃ
４００が映像メモリ３００から読み出した第１の輝度信
号ＬＳ１をアナログ変換して、ミキシング制御部５００
が第１の輝度信号ＬＳ１と第３の輝度信号ＬＳ とミ
キシングして、第３の輝度信号ＬＳ３に対応する画像内
に第１の輝度信号ＬＳ１に対応する画像をスーパーイン
ポーズした第４の輝度信号ＬＳ４を出力する。
又、画像静止するときは、ＣＰＵ８２０が映像デコーダ
部１００の動作を監視しており、映像デコーダ部１００
が垂直同期信号を出力すると、ＣＰＵ６２０が映像信号
中の垂直ブランキング期間中にＡ Ｄ Ｃ２００による
デジタイズ制御を停止させる。
部１００の動作を監視しており、映像デコーダ部１００
が垂直同期信号を出力すると、ＣＰＵ６２０が映像信号
中の垂直ブランキング期間中にＡ Ｄ Ｃ２００による
デジタイズ制御を停止させる。
なお、画像静止するときも第３の輝度信号、ＬＳ３に対
応する画像内に第１の輝度信号ＬＳ１に対応する画像を
スーパーインポーズした第４の輝度信号ＬＳ４を得られ
る。
応する画像内に第１の輝度信号ＬＳ１に対応する画像を
スーパーインポーズした第４の輝度信号ＬＳ４を得られ
る。
さらに、第１の輝度信号ＬＳ１に対応する画像上に文字
、特殊形状をスーパーインポーズするときは、ＣＰＵ制
御部６００が映像メモリ３００に文字、特殊形状の形状
データを書き込む。
、特殊形状をスーパーインポーズするときは、ＣＰＵ制
御部６００が映像メモリ３００に文字、特殊形状の形状
データを書き込む。
［発明が解決しようとする課題］
ところで、第２１図に示した従来の映像処理装置は、今
後発展する映像のスマート化に対応した任意の解像度に
よる表示、任意のアスペクト比変換、任意の位置への表
示制御、スーパーインポーズ等のマルチ目的仕様には全
くと言ってよい程対応できないという問題点があった。
後発展する映像のスマート化に対応した任意の解像度に
よる表示、任意のアスペクト比変換、任意の位置への表
示制御、スーパーインポーズ等のマルチ目的仕様には全
くと言ってよい程対応できないという問題点があった。
又、マルチ目的仕様にするためには、現在民間放送局等
が用いているテレビ放送機器のように、数百〜数千万円
相当の機器になってしまう。
が用いているテレビ放送機器のように、数百〜数千万円
相当の機器になってしまう。
このため、民生機器水準の機器にするためには根本的な
技術改革が必要であるという問題点があった。
技術改革が必要であるという問題点があった。
又、一般に映像メモリ３００はダイナミックメモリによ
り構成されていたので、リフレッシュが必要であった。
り構成されていたので、リフレッシュが必要であった。
このため、映像メモリ３００をリフレッシュするための
クロック信号を映像メモリ３００のシリアルボートに加
えていた。このクロック信号は例えば１０ （ＭＨｚ
）以上の周波数である。
クロック信号を映像メモリ３００のシリアルボートに加
えていた。このクロック信号は例えば１０ （ＭＨｚ
）以上の周波数である。
そこで、マルチプレクサ６３０側のシリアル出力のクロ
ックが数１００ （ＫＨｚ ）から数（ＭＨｚ）の場
合、Ｄ Ａ Ｃ４００側以外の前記シリアル出力より、
ｔｏ （Ｈｚ ）以上を供給しなければならない。
ックが数１００ （ＫＨｚ ）から数（ＭＨｚ）の場
合、Ｄ Ａ Ｃ４００側以外の前記シリアル出力より、
ｔｏ （Ｈｚ ）以上を供給しなければならない。
Ｄ Ａ Ｃ４００側以外の前記シリアル出力には出力目
的でない単なるリフレッシュ用のクロックを送らねばな
らない。
的でない単なるリフレッシュ用のクロックを送らねばな
らない。
映像メモリ３００の映像データをＣＰＵ制御部６００に
より読み出したいとすると、マルチプレクサ６３０を切
り換えて映像データをＣＰＵ制御部６００が読出すこと
となり、その間Ｄ Ａ Ｃ４００には映像データが送ら
れないため、第３の輝度信号ＬＳ３にＤ Ａ Ｃ４００
からの映像がスーパーインポーズされても、ブランキン
グされた状態で第４の輝度信号ＬＳ４になってしまうと
いう問題点があった。
より読み出したいとすると、マルチプレクサ６３０を切
り換えて映像データをＣＰＵ制御部６００が読出すこと
となり、その間Ｄ Ａ Ｃ４００には映像データが送ら
れないため、第３の輝度信号ＬＳ３にＤ Ａ Ｃ４００
からの映像がスーパーインポーズされても、ブランキン
グされた状態で第４の輝度信号ＬＳ４になってしまうと
いう問題点があった。
又、Ｄ Ａ Ｃ４００側以外の前記シリアル出力より常
時１０ （ＭＨｚ ）以上の動作で、ＣＰＵ制御部６０
０の読込みを行なうことも、ＣＰＵでは不可能であると
いう問題点があった。
時１０ （ＭＨｚ ）以上の動作で、ＣＰＵ制御部６０
０の読込みを行なうことも、ＣＰＵでは不可能であると
いう問題点があった。
又、画像静止するときは、ＣＰＵ制御部６００は垂直同
期信号■Ｓ１を監視する必要があるので、最悪の場合Ｃ
ＰＵ制御部６００は数１０ｍ５の待ち時間を必要とする
という問題点があった。
期信号■Ｓ１を監視する必要があるので、最悪の場合Ｃ
ＰＵ制御部６００は数１０ｍ５の待ち時間を必要とする
という問題点があった。
又、ＣＰＵ制御部８００がデジタル・シグナル・プロセ
ッサ（ＤＳＰという）等の高速ＩＣを備えていても、文
字、特殊形状を書き換える時間が数１０（μｓ）以上か
かってしまう。
ッサ（ＤＳＰという）等の高速ＩＣを備えていても、文
字、特殊形状を書き換える時間が数１０（μｓ）以上か
かってしまう。
又、第３の輝度信号ＬＳ３が動画に対応する信号である
場合等は、第３の輝度信号ＬＳ３のコマ数を減らし、Ｃ
Ｐ Ｕ ６２０が映像メモリ３００の記憶内容を書き換
える時間が必要である。
場合等は、第３の輝度信号ＬＳ３のコマ数を減らし、Ｃ
Ｐ Ｕ ６２０が映像メモリ３００の記憶内容を書き換
える時間が必要である。
さらに、第３の輝度信号ＬＳ３に文字、特殊形状等の上
下、左右方向のスクロール等は不可能であった。
下、左右方向のスクロール等は不可能であった。
本発明は上記問題点を解決するためになされたもので、
以下の目的を達成する画像処理装置を提供することを目
的とする。
以下の目的を達成する画像処理装置を提供することを目
的とする。
（１）映像の任意解像度、任意領域・指定、任意メモリ
内へのロケーション、任意アスペクト比変換等が容易に
実現できること。民生機器レベルで実現させること。
内へのロケーション、任意アスペクト比変換等が容易に
実現できること。民生機器レベルで実現させること。
（２）映像メモリのモニタ出力機能を停止させることな
く、映像メモリの輝度信号をＣＰＵ等、時間的に不規則
な制御系においても問題なく読み出せること。
く、映像メモリの輝度信号をＣＰＵ等、時間的に不規則
な制御系においても問題なく読み出せること。
（３）ＣＰＵ制御部６００が映像静止のために待ち時間
を要しないこと。
を要しないこと。
（４）スーパーインポーズした表示画面上で、リアルタ
イムで表示内容の書き換えを実現できること。
イムで表示内容の書き換えを実現できること。
（４）上記機能を民生機器レベルでの価格帯で実現し得
ること。
ること。
［課題を解決するための手段］
本発明に係る画像処理装置は、第１の発明として、第１
の映像信号を第１の輝度信号、第１の水平同期信号及び
第１の垂直同期信号に分離するデコード手段と、第１の
輝度信号をデジタル変換するアナログデジタル変換手段
と゛、プリタル変換した第１の輝度信号を記憶する記憶
手段と、記憶手段が記憶している輝度信号を読み出して
、アナログ変換するデジタルアナログ変換手段と、記憶
手段から読み出し、アナログ変換した輝度信号及び第２
の輝度信号のうちいずれか一方を、第３の輝度信号とし
て選択出力するミキシング手段と、デコード手段、アナ
ログデジタル変換手段、記憶手段、デジタルアナログ変
換手段及びミキシング手段を制御する制御信号を出力す
る制御手段と、を備えている。
の映像信号を第１の輝度信号、第１の水平同期信号及び
第１の垂直同期信号に分離するデコード手段と、第１の
輝度信号をデジタル変換するアナログデジタル変換手段
と゛、プリタル変換した第１の輝度信号を記憶する記憶
手段と、記憶手段が記憶している輝度信号を読み出して
、アナログ変換するデジタルアナログ変換手段と、記憶
手段から読み出し、アナログ変換した輝度信号及び第２
の輝度信号のうちいずれか一方を、第３の輝度信号とし
て選択出力するミキシング手段と、デコード手段、アナ
ログデジタル変換手段、記憶手段、デジタルアナログ変
換手段及びミキシング手段を制御する制御信号を出力す
る制御手段と、を備えている。
又、第２の発明として、上述したデコード手段、アナロ
グデジタル変換手段、記憶手段、デジタルアナログ変換
手段及びミキシング手段及び制御手段は、一枚の拡張ス
ロットカード上に構成されている。
グデジタル変換手段、記憶手段、デジタルアナログ変換
手段及びミキシング手段及び制御手段は、一枚の拡張ス
ロットカード上に構成されている。
又、第３の発明として、制御手段は、第３の輝度信号の
対応する画像に対して、第１の輝度信号に対応する画像
を表示する位置、大きさ及びタイミングを入力する操作
手段と、この操作手段により入力される位置、大きさ及
びタイミングに対応する信号を、デコード手段、記憶手
段、デジタルアナログ変換手段及びミキシング手段に出
力する、オペレーティングシステム内に設けられたデバ
イスドラ、イバとを有する。
対応する画像に対して、第１の輝度信号に対応する画像
を表示する位置、大きさ及びタイミングを入力する操作
手段と、この操作手段により入力される位置、大きさ及
びタイミングに対応する信号を、デコード手段、記憶手
段、デジタルアナログ変換手段及びミキシング手段に出
力する、オペレーティングシステム内に設けられたデバ
イスドラ、イバとを有する。
又、第４の発明として、記憶手段は、第１の輝度信号を
書き込むときは、水平書込クリア信号及び垂直書込クリ
ア信号により水平方向のアドレス及び垂直方向のアドレ
スがリセットされ、アドレス信号により所定のドツト数
のブロック単位毎に該水平方向のアドレスが設定され、
書込シフト信号及び書込ラインインクリメント信号によ
り水平方向のアドレス及び垂直方向のアドレスがインク
リメントされ、ライトイネーブル信号が出力されている
ときに、アナログデジタル変換手段によりデジタル変換
された第１の輝度信号を、書込シフト信号及び書込ライ
ンインクリメント信号により特定されるアドレスのエリ
アに記憶する映像メモリを有し、アナログデジタル変換
手段は、第１の輝度信号をアナログデジタル変換するア
ナログデジタル変換回路と、第１の水平同期信号に同期
し、第１の水平同期信号の周波数に対して所定倍数であ
り、かつ映像メモリのブロック単位に基づく周波数の水
平書込ドツトクロック信号を、アナログデジタル変換手
段のアナログデジタル変換クロック信号としてに出力す
るとともに、書込シフト信号として所定周波数の基本同
期信号を出力する水平書込ドツトクロック発生器と、第
１の水平同期信号によりリセットされ、水平書込ドツト
クロック信号のクロック数をカウントし、そのカウント
値が予設定値になると、水平書込開始信号及び水平書込
クリア信号を出力する水平書込開始カウンタと、第１の
水平同期信号によりリセットされ、水平書込開始信号の
出力後に、水平書込ドツト・クロック信号のクロック数
をカウントし、そのカウント値が予設定値になると、水
平書込回数信号を出力する水平書込回数カウンタと、第
１の垂直同期信号によりリセットされ、基本同期信号に
同期する垂直書込オフセット信号を予設定値のクロック
数分、書込ラインインクリメント信号として出力する垂
直書込オフセットカウンタと、第１の垂直同期信号に同
期し、第１の垂直同期信号の周波数の所定倍数の周波数
である垂直書込ラインクロック信号を書込ラインインク
リメント信号として出力する出力する垂直書込ラインク
ロック発生器と、第１の垂直同期信号によりリセットさ
れ、第１の水平同期信号のクロック数をカウントし、そ
のカウント値が予設定値になると、垂直書込開始信号を
出力する垂直書込開始カウンタと、第１の垂直同期信号
によりリセットされ、垂直書込開始信号の出力後に、垂
直書込ラインクロック信号のクロック数のカウントを開
始し、そのカウント値が予設定値になると、垂直書込回
数信号を出力する垂直書込回数カウンタと、第１の垂直
同期信号、水平書込クリア信号、水平書込ドツトクロッ
ク信号、水平書込開始信号、水平書込回数信号、垂直書
込開始信号、垂直書込回数信号及び垂直書込ラインクロ
ック信号に基づいて、ライトイネーブル信号を出力し、
水平書込開始信号及び垂直書込開始信号が出力されてい
る間、アドレス信号、書込シフト信号及び書込ラインイ
ンクリメント信号により特定される映像メモリのエリア
に、水平書込ドツトクロック信号によりデジタル変換さ
れた第１の輝度信号を書き込む書込制御手段と、を有す
る。
書き込むときは、水平書込クリア信号及び垂直書込クリ
ア信号により水平方向のアドレス及び垂直方向のアドレ
スがリセットされ、アドレス信号により所定のドツト数
のブロック単位毎に該水平方向のアドレスが設定され、
書込シフト信号及び書込ラインインクリメント信号によ
り水平方向のアドレス及び垂直方向のアドレスがインク
リメントされ、ライトイネーブル信号が出力されている
ときに、アナログデジタル変換手段によりデジタル変換
された第１の輝度信号を、書込シフト信号及び書込ライ
ンインクリメント信号により特定されるアドレスのエリ
アに記憶する映像メモリを有し、アナログデジタル変換
手段は、第１の輝度信号をアナログデジタル変換するア
ナログデジタル変換回路と、第１の水平同期信号に同期
し、第１の水平同期信号の周波数に対して所定倍数であ
り、かつ映像メモリのブロック単位に基づく周波数の水
平書込ドツトクロック信号を、アナログデジタル変換手
段のアナログデジタル変換クロック信号としてに出力す
るとともに、書込シフト信号として所定周波数の基本同
期信号を出力する水平書込ドツトクロック発生器と、第
１の水平同期信号によりリセットされ、水平書込ドツト
クロック信号のクロック数をカウントし、そのカウント
値が予設定値になると、水平書込開始信号及び水平書込
クリア信号を出力する水平書込開始カウンタと、第１の
水平同期信号によりリセットされ、水平書込開始信号の
出力後に、水平書込ドツト・クロック信号のクロック数
をカウントし、そのカウント値が予設定値になると、水
平書込回数信号を出力する水平書込回数カウンタと、第
１の垂直同期信号によりリセットされ、基本同期信号に
同期する垂直書込オフセット信号を予設定値のクロック
数分、書込ラインインクリメント信号として出力する垂
直書込オフセットカウンタと、第１の垂直同期信号に同
期し、第１の垂直同期信号の周波数の所定倍数の周波数
である垂直書込ラインクロック信号を書込ラインインク
リメント信号として出力する出力する垂直書込ラインク
ロック発生器と、第１の垂直同期信号によりリセットさ
れ、第１の水平同期信号のクロック数をカウントし、そ
のカウント値が予設定値になると、垂直書込開始信号を
出力する垂直書込開始カウンタと、第１の垂直同期信号
によりリセットされ、垂直書込開始信号の出力後に、垂
直書込ラインクロック信号のクロック数のカウントを開
始し、そのカウント値が予設定値になると、垂直書込回
数信号を出力する垂直書込回数カウンタと、第１の垂直
同期信号、水平書込クリア信号、水平書込ドツトクロッ
ク信号、水平書込開始信号、水平書込回数信号、垂直書
込開始信号、垂直書込回数信号及び垂直書込ラインクロ
ック信号に基づいて、ライトイネーブル信号を出力し、
水平書込開始信号及び垂直書込開始信号が出力されてい
る間、アドレス信号、書込シフト信号及び書込ラインイ
ンクリメント信号により特定される映像メモリのエリア
に、水平書込ドツトクロック信号によりデジタル変換さ
れた第１の輝度信号を書き込む書込制御手段と、を有す
る。
又、第５の発明として、上述した制御手段は、映像メモ
リのブロックの値、垂直書込ラインクロック信号の周波
数、水平書込開始カウンタの予設定値、水平書込回数カ
ウンタの予設定値、垂直書込開始カウンタの予設定値及
び垂直書込回数カウンタの予設定値をそれぞれ設定する
。
リのブロックの値、垂直書込ラインクロック信号の周波
数、水平書込開始カウンタの予設定値、水平書込回数カ
ウンタの予設定値、垂直書込開始カウンタの予設定値及
び垂直書込回数カウンタの予設定値をそれぞれ設定する
。
又、第６の発明として、上述した制御手段は、操作手段
の操作に従って、第１の垂直同期信号を、映像メモリ、
垂直書込オフセットカウンタ、垂直書込ラインクロック
発生器、垂直書込開始カウンタ及び垂直書込回数カウン
タに出力しない画像静止手段を有する。
の操作に従って、第１の垂直同期信号を、映像メモリ、
垂直書込オフセットカウンタ、垂直書込ラインクロック
発生器、垂直書込開始カウンタ及び垂直書込回数カウン
タに出力しない画像静止手段を有する。
又、第７の発明として、上述した記憶手段は、制御手段
が前記映像メモリに第２の輝度信号を書き込むときに、
映像メモリを制御する書込制御部と、第１の輝度信号及
び第２の輝度信号を、映像メモリに選択出力する輝度信
号選択手段と、第１の輝度信号及び第２の輝度信号の選
択出力に対応して、第１の輝度信号の書込制御信号及び
第２の輝度信号の書込制御を選択出力する映像メモリ制
御信号選択部とを有する。
が前記映像メモリに第２の輝度信号を書き込むときに、
映像メモリを制御する書込制御部と、第１の輝度信号及
び第２の輝度信号を、映像メモリに選択出力する輝度信
号選択手段と、第１の輝度信号及び第２の輝度信号の選
択出力に対応して、第１の輝度信号の書込制御信号及び
第２の輝度信号の書込制御を選択出力する映像メモリ制
御信号選択部とを有する。
又、第８の発明として、上述した記憶手段は、少なくと
も映像メモリの記憶容量以上の記憶容量を有し、映像メ
モリに対して輝度信号の書き込み及び読み出しを非同期
に行なう先入れ先出し方式のＦＩＦＯメモリと、制御手
段の制御に従って、映像メモリからＦＩＦＯメそりへの
輝度信号の読み出しを制御する読込制御部と、ＦＩＦＯ
メモリを制御するＦＩＦＯ読出制御部とを有する。
も映像メモリの記憶容量以上の記憶容量を有し、映像メ
モリに対して輝度信号の書き込み及び読み出しを非同期
に行なう先入れ先出し方式のＦＩＦＯメモリと、制御手
段の制御に従って、映像メモリからＦＩＦＯメそりへの
輝度信号の読み出しを制御する読込制御部と、ＦＩＦＯ
メモリを制御するＦＩＦＯ読出制御部とを有する。
又、第９の発明として、映像メモリは、映像メモリに記
憶されている輝度信号を読み出すときは、水平読出クリ
ア信号により水平方向のアドレスがリセットされ、第３
の垂直同期信号である垂直読出クリア信号により垂直方
向のアドレスがリセットされ、読出シフト信号により該
水平方向のアドレスがインクリメントされ、読出ライン
インクリメント信号により該垂直方向のアドレスがイン
クリメントされ、リードイネーブル信号が出力されてい
るときに、映像メモリの該読出シフト信号及び読出ライ
ンインクリメント信号により特定されるアドレスから輝
度信号が読み出され、デジタルアナログ変換手段は、映
像メモリから読み出された輝度信号をアナログ変換して
出力するデジタルアナログ変換回路と、第３の水平同期
信号に同期した水平基準読出ドツトクロック信号を出力
する水平基準読出ドツトクロック発生器と、第３の水平
同期信号によりリセットされ、水平基準読出ドツトクロ
ック信号のクロック数をカウントし、そのカウント値が
予設定値になると、第１の水平読出開始信号及び水平読
出リセット信号を水平読出クリア信号として出力する第
１の水平読出開始カウンタと、第３の水平同期信号によ
りリセットされ、第１の水平読出開始信号の出力後に、
水平基準読出ドツトクロック信号のクロック数をカウン
トし、そのカウント値が所定値になると、第２の水平読
出開始信号を出力する第２の水平読出開始カウンタと、
第３の水平同期信号によりリセットされ、水平基準読出
ドツトクロック信号のクロック数をカウントし、そのカ
ウント値が予設定値になると、水平読出回数信号を出力
する水平読出回数カウンタと、第３の水平同期信号に同
期した水平読出ドツトクロック信号を出力する水平読出
ドツトクロック発生器と、第３の垂直同期信号によりリ
セットされ、水平基準読出ドツトクロック信号に基づい
て、垂直読出オフセット信号を垂直ラインインクリメン
ト信号として出力する垂直読出オフセットカウンタと、
第３の垂直同期信号によりリセットされ、第３の水平同
期信号のクロック数をカウントし、そのカウント値が垂
直バックポーチ領域を過ぎた旨を示す値になると、垂直
ブランキング終了信号を出力する垂直ブランキング数カ
ウンタと、第３の垂直同期信号によりリセットされ、垂
直ブランキング終了信号の出力後に、第３の水平同期信
号のクロック数をカウントし、そのカウント値が予設定
値になると、垂直読出開始信号を出力する垂直読出開始
カウンタと、第３の垂直同期信号によりりセットされ、
垂直読出開始信号の出力後に、第３の水平同期信号のク
ロック数をカウントし、そのカウント値が予設定値にな
ると、垂直読出回数信号を出力する垂直読出回数カウン
タと、第３の垂直同期信号に同期した垂直読出ラインク
ロック信号を、垂直ラインインクリメント信号として出
力する垂直読出ラインクロック発生器と、第２の水平読
出開始信号、水平読出回数信号、“垂直読出開始信号、
垂直読出回数信号に基づいて、スーパーインポーズ許可
信号を出力するスーパーインポーズ許可信号出力回路と
、第３の垂直同期信号、水平読出リセット信号、垂直読
出ラインクロック信号及びスーパーインポーズ許可信号
に基づいて、リードイネーブル信号を出力し、水平基準
読出ドツトクロック信号及び水平読出ドツトクロック信
号のいずれか一方並びに読出ラインインクリメント信号
により特定される映像メモリのエリアから輝度信号を読
み出すリードイネーブル信号出力回路とを有し、ミキシ
ング手段はスーパーインポーズ許可信号に基づいて切り
換えられ、映像メモリから読み出され、前記デジタルア
ナログ変換回路によりアナログ変換された輝度信号及び
第３の輝度信号を選択出力するビデオスイッチ、を有す
る。
憶されている輝度信号を読み出すときは、水平読出クリ
ア信号により水平方向のアドレスがリセットされ、第３
の垂直同期信号である垂直読出クリア信号により垂直方
向のアドレスがリセットされ、読出シフト信号により該
水平方向のアドレスがインクリメントされ、読出ライン
インクリメント信号により該垂直方向のアドレスがイン
クリメントされ、リードイネーブル信号が出力されてい
るときに、映像メモリの該読出シフト信号及び読出ライ
ンインクリメント信号により特定されるアドレスから輝
度信号が読み出され、デジタルアナログ変換手段は、映
像メモリから読み出された輝度信号をアナログ変換して
出力するデジタルアナログ変換回路と、第３の水平同期
信号に同期した水平基準読出ドツトクロック信号を出力
する水平基準読出ドツトクロック発生器と、第３の水平
同期信号によりリセットされ、水平基準読出ドツトクロ
ック信号のクロック数をカウントし、そのカウント値が
予設定値になると、第１の水平読出開始信号及び水平読
出リセット信号を水平読出クリア信号として出力する第
１の水平読出開始カウンタと、第３の水平同期信号によ
りリセットされ、第１の水平読出開始信号の出力後に、
水平基準読出ドツトクロック信号のクロック数をカウン
トし、そのカウント値が所定値になると、第２の水平読
出開始信号を出力する第２の水平読出開始カウンタと、
第３の水平同期信号によりリセットされ、水平基準読出
ドツトクロック信号のクロック数をカウントし、そのカ
ウント値が予設定値になると、水平読出回数信号を出力
する水平読出回数カウンタと、第３の水平同期信号に同
期した水平読出ドツトクロック信号を出力する水平読出
ドツトクロック発生器と、第３の垂直同期信号によりリ
セットされ、水平基準読出ドツトクロック信号に基づい
て、垂直読出オフセット信号を垂直ラインインクリメン
ト信号として出力する垂直読出オフセットカウンタと、
第３の垂直同期信号によりリセットされ、第３の水平同
期信号のクロック数をカウントし、そのカウント値が垂
直バックポーチ領域を過ぎた旨を示す値になると、垂直
ブランキング終了信号を出力する垂直ブランキング数カ
ウンタと、第３の垂直同期信号によりリセットされ、垂
直ブランキング終了信号の出力後に、第３の水平同期信
号のクロック数をカウントし、そのカウント値が予設定
値になると、垂直読出開始信号を出力する垂直読出開始
カウンタと、第３の垂直同期信号によりりセットされ、
垂直読出開始信号の出力後に、第３の水平同期信号のク
ロック数をカウントし、そのカウント値が予設定値にな
ると、垂直読出回数信号を出力する垂直読出回数カウン
タと、第３の垂直同期信号に同期した垂直読出ラインク
ロック信号を、垂直ラインインクリメント信号として出
力する垂直読出ラインクロック発生器と、第２の水平読
出開始信号、水平読出回数信号、“垂直読出開始信号、
垂直読出回数信号に基づいて、スーパーインポーズ許可
信号を出力するスーパーインポーズ許可信号出力回路と
、第３の垂直同期信号、水平読出リセット信号、垂直読
出ラインクロック信号及びスーパーインポーズ許可信号
に基づいて、リードイネーブル信号を出力し、水平基準
読出ドツトクロック信号及び水平読出ドツトクロック信
号のいずれか一方並びに読出ラインインクリメント信号
により特定される映像メモリのエリアから輝度信号を読
み出すリードイネーブル信号出力回路とを有し、ミキシ
ング手段はスーパーインポーズ許可信号に基づいて切り
換えられ、映像メモリから読み出され、前記デジタルア
ナログ変換回路によりアナログ変換された輝度信号及び
第３の輝度信号を選択出力するビデオスイッチ、を有す
る。
又、第１０の発明として、第９の発明を構成する水平基
準読出ドツトクロック発生器は、第３の水平同期信号の
数１００倍の周波数の信号を出力するＰＬＬ回路により
構成されており、水平読出ドツトクロック発生器は、第
３の水平同期信号の周波数の所定倍数の周波数の信号を
出力するＰＬＬ回路により構成されており、垂直読出ラ
インクロック発生器は、第３の垂直同期信号の周波数の
所定倍数の周波数の信号を出力するＰＬＬ回路により構
成されている。
準読出ドツトクロック発生器は、第３の水平同期信号の
数１００倍の周波数の信号を出力するＰＬＬ回路により
構成されており、水平読出ドツトクロック発生器は、第
３の水平同期信号の周波数の所定倍数の周波数の信号を
出力するＰＬＬ回路により構成されており、垂直読出ラ
インクロック発生器は、第３の垂直同期信号の周波数の
所定倍数の周波数の信号を出力するＰＬＬ回路により構
成されている。
又、第１１の発明として、第１０の発明を構成する、制
御手段は、第１の水平読出開始カウンタ、水平読出回数
カウンタ、垂直ブランキング数カウンタ、垂直読出開始
カウンタ及び読出回数カウンタがカウントするクロック
数をそれぞれ設定する。
御手段は、第１の水平読出開始カウンタ、水平読出回数
カウンタ、垂直ブランキング数カウンタ、垂直読出開始
カウンタ及び読出回数カウンタがカウントするクロック
数をそれぞれ設定する。
又、第１２の発明として、映像メモリは、映像メモリに
記憶されている輝度信号を読み出すときは、水平読出ク
リア信号及び第３の垂直同期信号である垂直読出クリア
信号により水平方向のアドレス及び垂直方向のアドレス
がリセットされ、読出シフト信号及び読出ラインインク
リメント信号により水平方向のアドレス及び垂直方向の
アドレスがインクリメントされ、リードイネーブル信号
が出力されているときに、映像メモリの読出シフト信号
及び読出ラインインクリメント信号により特定されるア
ドレスから輝度信号が読み出され、デジタルアナログ変
換手段は、映像メモリから読み出された輝度信号をアナ
ログ変換して出力するデジタルアナログ変換回路と、第
３の水平同期信号に同期した水平基準読出ドツトクロッ
ク信号を出力する水平基準読出ドツトクロック発生器と
、第３の水平同期信号によりリセットされ、水平基準読
出ドツトクロック信号のクロック数をカウントし、その
カウント値が予設定値になると、第１の水平読出開始信
号及び水平読出リセット信号を水平読出クリア信号とし
て出力する第１の水平読出開始カウンタと、第３の水平
同期信号によりリセットされ、第１の水平読出開始信号
の出力後に、水平基準読出ドツトクロック信号のクロッ
ク数をカウントし、そのカウント値が所定値になると、
第２の水平読出開始信号を出力する第２の水平読出開始
カウンタと、第３の水平同期信号によりリセットされ、
水平基準読出ドツトクロック信号のクロック数をカウン
トし、そのカウント値が予設定値になると、水平読出回
数カウンタと、第３の水平同期信号に同期した水平読出
ドツトクロック信号を出力する水平読出ドツトクロック
発生器と、第３の垂直同期信号によりリセットされ、水
平基準読出ドツトクロック信号に基づいて、垂直読出オ
フセット信号を垂直ラインインクリメント信号として出
力する垂直読出オフセットカウンタと、第３の垂直同期
信号によりリセットされ、第３の水平同期信号のクロッ
ク数をカウントし、そのカウント値が垂直バックポーチ
領域を過ぎた旨を示す値になると、垂直ブランキング終
了信号を出力する垂直ブランキング数カウンタと、第３
の垂直同期信号によりリセットされ、垂直ブランキング
終了信号の出力後に、第３の水平同期信号のクロ・ツク
数をカウントし、そのカウント値が予設定値になると、
垂直読出開始信号を出力する垂直読出開始カウンタと、
第３の垂直同期信号によりリセットされ、垂直読出開始
信号の出力後に、第３の水平同期信号のクロック数をカ
ウントし、そのカウント値が予設定値になると、垂直読
出回数信号を出力する垂直読出回数カウンタと、第３の
垂直同期信号に同期した垂直読出ラインクロック信号を
、垂直ラインインクリメント信号として出力する垂直読
出ラインクロック発生器と、第２の水平読出開始信号、
水平読出回数信号、垂直読出開始信号、垂直読出回数信
号に基づいて、スーパーインポーズ許可信号を出力する
スーパーインポーズ許可信号出力回路と、第３の垂直同
期信号、水平読出リセット信号、垂直読出ラインクロッ
ク信号及びスーパーインポーズ許可信号に基づいて、リ
ードイネーブル信号を出力し、水平基準読出ドツトクロ
ック信号及び水平読出ドツトクロック信号のいずれか一
方並びに読出ラインインクリメント信号により特定され
る映仰メモリのエリアから輝度信号を読み出すり−ドイ
ネープル信号出力回路とを有し、ミキシング手段は、第
３の輝度信号と所定の基準信号とを比較する比較手段と
、比較手段の比較出力の出力を許可する比較出力許可信
号を出力する比較出力許可信号出力手段と、第３の輝度
信号に、映像メモリから読み出され、デジタルアナログ
変換回路によりアナログ変換された第１の輝度信号をス
ーパーインポーズさせることを許可する第１のスーパー
インポーズ許可信号、及び第１の輝度信号に、第３の輝
度信号をスーパーインポーズさせることを許可する第２
のスーパーインポーズ許可信号を出力するスーパーイン
ポーズ制御手段と、比較手段の比較出力、第１のスーパ
ーインポーズ許可信号及び第２のスーパーインポーズ許
可信号に基づいて、第３の輝度信号に対してスーパーイ
ンポーズされている第１の輝度信号に対して、第３の輝
度信号をスーパーインポーズさせるスーパーインポーズ
制御手段とを有する。
記憶されている輝度信号を読み出すときは、水平読出ク
リア信号及び第３の垂直同期信号である垂直読出クリア
信号により水平方向のアドレス及び垂直方向のアドレス
がリセットされ、読出シフト信号及び読出ラインインク
リメント信号により水平方向のアドレス及び垂直方向の
アドレスがインクリメントされ、リードイネーブル信号
が出力されているときに、映像メモリの読出シフト信号
及び読出ラインインクリメント信号により特定されるア
ドレスから輝度信号が読み出され、デジタルアナログ変
換手段は、映像メモリから読み出された輝度信号をアナ
ログ変換して出力するデジタルアナログ変換回路と、第
３の水平同期信号に同期した水平基準読出ドツトクロッ
ク信号を出力する水平基準読出ドツトクロック発生器と
、第３の水平同期信号によりリセットされ、水平基準読
出ドツトクロック信号のクロック数をカウントし、その
カウント値が予設定値になると、第１の水平読出開始信
号及び水平読出リセット信号を水平読出クリア信号とし
て出力する第１の水平読出開始カウンタと、第３の水平
同期信号によりリセットされ、第１の水平読出開始信号
の出力後に、水平基準読出ドツトクロック信号のクロッ
ク数をカウントし、そのカウント値が所定値になると、
第２の水平読出開始信号を出力する第２の水平読出開始
カウンタと、第３の水平同期信号によりリセットされ、
水平基準読出ドツトクロック信号のクロック数をカウン
トし、そのカウント値が予設定値になると、水平読出回
数カウンタと、第３の水平同期信号に同期した水平読出
ドツトクロック信号を出力する水平読出ドツトクロック
発生器と、第３の垂直同期信号によりリセットされ、水
平基準読出ドツトクロック信号に基づいて、垂直読出オ
フセット信号を垂直ラインインクリメント信号として出
力する垂直読出オフセットカウンタと、第３の垂直同期
信号によりリセットされ、第３の水平同期信号のクロッ
ク数をカウントし、そのカウント値が垂直バックポーチ
領域を過ぎた旨を示す値になると、垂直ブランキング終
了信号を出力する垂直ブランキング数カウンタと、第３
の垂直同期信号によりリセットされ、垂直ブランキング
終了信号の出力後に、第３の水平同期信号のクロ・ツク
数をカウントし、そのカウント値が予設定値になると、
垂直読出開始信号を出力する垂直読出開始カウンタと、
第３の垂直同期信号によりリセットされ、垂直読出開始
信号の出力後に、第３の水平同期信号のクロック数をカ
ウントし、そのカウント値が予設定値になると、垂直読
出回数信号を出力する垂直読出回数カウンタと、第３の
垂直同期信号に同期した垂直読出ラインクロック信号を
、垂直ラインインクリメント信号として出力する垂直読
出ラインクロック発生器と、第２の水平読出開始信号、
水平読出回数信号、垂直読出開始信号、垂直読出回数信
号に基づいて、スーパーインポーズ許可信号を出力する
スーパーインポーズ許可信号出力回路と、第３の垂直同
期信号、水平読出リセット信号、垂直読出ラインクロッ
ク信号及びスーパーインポーズ許可信号に基づいて、リ
ードイネーブル信号を出力し、水平基準読出ドツトクロ
ック信号及び水平読出ドツトクロック信号のいずれか一
方並びに読出ラインインクリメント信号により特定され
る映仰メモリのエリアから輝度信号を読み出すり−ドイ
ネープル信号出力回路とを有し、ミキシング手段は、第
３の輝度信号と所定の基準信号とを比較する比較手段と
、比較手段の比較出力の出力を許可する比較出力許可信
号を出力する比較出力許可信号出力手段と、第３の輝度
信号に、映像メモリから読み出され、デジタルアナログ
変換回路によりアナログ変換された第１の輝度信号をス
ーパーインポーズさせることを許可する第１のスーパー
インポーズ許可信号、及び第１の輝度信号に、第３の輝
度信号をスーパーインポーズさせることを許可する第２
のスーパーインポーズ許可信号を出力するスーパーイン
ポーズ制御手段と、比較手段の比較出力、第１のスーパ
ーインポーズ許可信号及び第２のスーパーインポーズ許
可信号に基づいて、第３の輝度信号に対してスーパーイ
ンポーズされている第１の輝度信号に対して、第３の輝
度信号をスーパーインポーズさせるスーパーインポーズ
制御手段とを有する。
又、第１３の発明として、第１２の発明を構成する水平
基準読出ドツトクロック発生器は、第３の水平同期信号
の数１００倍の周波数の信号を出力するＰＬＬ回路によ
り構成されており、水平読出ドツトクロック発生器は、
第３の水平同期信号の周波数の所定倍数の周波数の信号
を出力するＰＬＬ回路により構成されており、垂直読出
ラインクロック発生器は、第３の垂直同期信号の周波数
の所定倍数の周波数の信号を出力するＰＬＬ回路により
構成されている。
基準読出ドツトクロック発生器は、第３の水平同期信号
の数１００倍の周波数の信号を出力するＰＬＬ回路によ
り構成されており、水平読出ドツトクロック発生器は、
第３の水平同期信号の周波数の所定倍数の周波数の信号
を出力するＰＬＬ回路により構成されており、垂直読出
ラインクロック発生器は、第３の垂直同期信号の周波数
の所定倍数の周波数の信号を出力するＰＬＬ回路により
構成されている。
又、第１４の発明として、第１３の発明を構成する制御
手段は、第１の水平読出開始カウンタ、水平読出回数カ
ウンタ、垂直ブランキング数カウンタ、垂直読出開始カ
ウンタ及び読出回数カウンタがカウントするクロック数
をそれぞれ設定する。
手段は、第１の水平読出開始カウンタ、水平読出回数カ
ウンタ、垂直ブランキング数カウンタ、垂直読出開始カ
ウンタ及び読出回数カウンタがカウントするクロック数
をそれぞれ設定する。
又、第１５の発明としてのデジタイズ制御装置は、輝度
信号をアナログデジタル変換するアナログデジタル変換
回路と、水平書込クリア信号及び垂直書込クリア信号に
より水平方向のアドレス及び垂直方向のアドレスがリセ
ットされ、アドレス信号により所定のドツト数のブロッ
ク単位毎に水平方向のアドレスが設定され、書込シフト
信号及び書込ラインインクリメント信号により水平方向
のアドレス及び垂直方向のアドレスがインクリメントさ
れ、ライトイネーブル信号が出力されているときに、ア
ナログデジタル変換手段によりデジタル変換された第１
の輝度信号を、書込シフト信号及び書込ラインインクリ
メント信号により特定されるアドレスのエリアに記憶す
る映像メモリと、第１の水平同期信号に同期し、第１の
水平同期信号の周波数に対して所定倍数であり、かつブ
ロック単位に基づく周波数の水平書込ドツトクロック信
号を、アナログデジタル変換回路手段のアナログデジタ
ル変換クロック信号としてに出力するとともに、書込シ
フト信号として所定周波数の基本同期信号を出力する水
平書込ドツトクロック発生器と、第１の水平同期信号に
よりリセットされ、水平書込ドツトクロック信号のクロ
ック数をカウントし、そのカウント値が予設定値になる
と、第１の輝度信号の画像メモリに対する書き込みを許
可する水平書込開始信号及び水平書込クリア信号を出力
する水平書込開始カウンタと、第１の水平同期信号によ
りリセットされ、水平書込開始信号の出力後に、水平書
込ドツトクロック信号のクロック数をカウントし、その
カウント値が予設定値になると、水平書込回数信号を出
力する水平書込回数カウンタと、第１の垂直同期信号に
よりリセットされ、基本同期信号に同期する垂直書込オ
フセット信号を予設定値のクロック数分、書込ラインイ
ンクリメント信号として出力する垂直書込オフセットカ
ウンタと、第１の垂直同期信号に同期し、第１の垂直同
期信号の周波数の所定倍数の周波数である垂直書込ライ
ンクロック信号を書込ラインインクリメント信号として
出力する出力する垂直書込ラインクロック発生器と、第
１の垂直同期信号によりリセットされ、第１の水平同期
信号のクロック数をカウントし、そのカウント値が予設
定値になると、垂直書込開始信号を出力する垂直書込開
始カウンタと、第１の垂直同期信号によりリセットされ
、垂直書込開始信号の出力後に、垂直書込ラインクロッ
ク信号のクロック数のカウントを開始し、そのカウント
値が予設定値になると、垂直書込回数信号を出力する垂
直書込回数カウンタと、第１の垂直同期信号、水平書込
クリア信号、水平書込ドツトクロック信号、水平書込開
始信号、水平書込回数信号、垂直書込開始信号、垂直書
込回数信号及び垂直書込ラインクロック信号に基づいて
、ライトイネーブル信号を出力し、水平書込開始信号及
び垂直書込開始信号が出力されている間、アドレス信号
、書込シフト信号及び書込ラインインクリメント信号に
より特定される映像メモリのエリアに、水平書込ドツト
クロック信号によりデジタル変換された第１の輝度信号
を書き込む書込制御手段とを備えている。
信号をアナログデジタル変換するアナログデジタル変換
回路と、水平書込クリア信号及び垂直書込クリア信号に
より水平方向のアドレス及び垂直方向のアドレスがリセ
ットされ、アドレス信号により所定のドツト数のブロッ
ク単位毎に水平方向のアドレスが設定され、書込シフト
信号及び書込ラインインクリメント信号により水平方向
のアドレス及び垂直方向のアドレスがインクリメントさ
れ、ライトイネーブル信号が出力されているときに、ア
ナログデジタル変換手段によりデジタル変換された第１
の輝度信号を、書込シフト信号及び書込ラインインクリ
メント信号により特定されるアドレスのエリアに記憶す
る映像メモリと、第１の水平同期信号に同期し、第１の
水平同期信号の周波数に対して所定倍数であり、かつブ
ロック単位に基づく周波数の水平書込ドツトクロック信
号を、アナログデジタル変換回路手段のアナログデジタ
ル変換クロック信号としてに出力するとともに、書込シ
フト信号として所定周波数の基本同期信号を出力する水
平書込ドツトクロック発生器と、第１の水平同期信号に
よりリセットされ、水平書込ドツトクロック信号のクロ
ック数をカウントし、そのカウント値が予設定値になる
と、第１の輝度信号の画像メモリに対する書き込みを許
可する水平書込開始信号及び水平書込クリア信号を出力
する水平書込開始カウンタと、第１の水平同期信号によ
りリセットされ、水平書込開始信号の出力後に、水平書
込ドツトクロック信号のクロック数をカウントし、その
カウント値が予設定値になると、水平書込回数信号を出
力する水平書込回数カウンタと、第１の垂直同期信号に
よりリセットされ、基本同期信号に同期する垂直書込オ
フセット信号を予設定値のクロック数分、書込ラインイ
ンクリメント信号として出力する垂直書込オフセットカ
ウンタと、第１の垂直同期信号に同期し、第１の垂直同
期信号の周波数の所定倍数の周波数である垂直書込ライ
ンクロック信号を書込ラインインクリメント信号として
出力する出力する垂直書込ラインクロック発生器と、第
１の垂直同期信号によりリセットされ、第１の水平同期
信号のクロック数をカウントし、そのカウント値が予設
定値になると、垂直書込開始信号を出力する垂直書込開
始カウンタと、第１の垂直同期信号によりリセットされ
、垂直書込開始信号の出力後に、垂直書込ラインクロッ
ク信号のクロック数のカウントを開始し、そのカウント
値が予設定値になると、垂直書込回数信号を出力する垂
直書込回数カウンタと、第１の垂直同期信号、水平書込
クリア信号、水平書込ドツトクロック信号、水平書込開
始信号、水平書込回数信号、垂直書込開始信号、垂直書
込回数信号及び垂直書込ラインクロック信号に基づいて
、ライトイネーブル信号を出力し、水平書込開始信号及
び垂直書込開始信号が出力されている間、アドレス信号
、書込シフト信号及び書込ラインインクリメント信号に
より特定される映像メモリのエリアに、水平書込ドツト
クロック信号によりデジタル変換された第１の輝度信号
を書き込む書込制御手段とを備えている。
又、第１６の発明として、デジタイズ制御装置は、ブロ
ックの値、垂直書込ラインクロック信号の周波数、水平
書込開始カウンタの予設定値、水平書込回数カウンタの
予設定値、垂直書込開始カウンタの予設定値及び垂直書
込回数カウンタの予設定値を、それぞれ設定するデジタ
イズ制御手段を有する。
ックの値、垂直書込ラインクロック信号の周波数、水平
書込開始カウンタの予設定値、水平書込回数カウンタの
予設定値、垂直書込開始カウンタの予設定値及び垂直書
込回数カウンタの予設定値を、それぞれ設定するデジタ
イズ制御手段を有する。
又、第１７の発明として、書込制御手段は操作手段の操
作に従って、第１の垂直同期信号を、映像メモリ、垂直
書込オフセットカウンタ、垂直書込ラインクロツタ発生
器、垂直書込開始カウンタ及び垂直書込回数カウンタに
出力しない画像静止手段を有する。
作に従って、第１の垂直同期信号を、映像メモリ、垂直
書込オフセットカウンタ、垂直書込ラインクロツタ発生
器、垂直書込開始カウンタ及び垂直書込回数カウンタに
出力しない画像静止手段を有する。
又、第１８の発明としてのスーパーインポーズ制御装置
は輝度信号を記憶しており、水平読出クリア信号及び垂
直同期信号である垂直読出クリア信号により水平方向の
アドレス及び垂直方向のアドレスがリセットされ、読出
シフト信号及び読出ラインインクリメント信号により水
平方向のアドレス及び垂直方向のアドレスがインクリメ
ントされ、リードイネーブル信号が出力されているとき
に、読出シフト信号及び読出ラインインクリメント信号
により特定されるアドレスから輝度信号が読み出される
映像メモリと、映像メモリから読み出された輝度信号を
アナログ変換して出力するデジタルアナログ変換回路と
、水平同期信号に同期した水平基準読出ドツトクロック
信号を出力する水平基準読出ドツトクロック発生器と、
水平同期信号によりリセットされ、水平基準読出ドツト
クロック信号のクロック数をカウントし、そのカウント
値が予設定値になると、第１の水平読出開始信号及び水
平読出リセット信号を水平読出クリア信号として出力す
る第１の水平読出開始カウンタと、水平同期信号により
リセットされ、第１の水平読出開始信号の出力後に、水
平基準読出ドツトクロック信号のクロック数をカウント
し、そのカウント値が所定値になると、第２の水平読出
開始信号を出力する第２の水平読出開始カウンタと、水
平同期信号によりリセットされ、水平基準読出ドツトク
ロック信号のクロック数をカウントし、そのカウント値
が予設定値になると、水平読出回数信号を出力する水平
読出回数カウンタと、水平同期信号に同期した水平読出
ドツトクロック信号を出力する水平読出ドツトクロック
発生器と、垂直同期信号によりリセットされ、水平基準
読出ドツトクロック信号に基づいて、垂直読出オフセッ
ト信号を垂直ラインインクリメント信号として出力する
垂直読出オフセットカウンタと、垂直同期信号によりリ
セットされ、第３の水平同期信号のクロック数をカウン
トし、そのカウント値が垂直バックポーチ領域を過ぎた
旨を示す値になると、垂直ブランキング終了信号を出力
する垂直ブランキング数カウンタと、垂直同期信号によ
りリセットされ、垂直ブランキング終了信号の出力後に
、第３の水平同期信号のクロック数をカウントし、その
カウント値が予設定値になると、垂直読出開始信号を出
力する垂直読出開始カウンタと、垂直同期信号によりリ
セットされ、垂直読出開始信号の出力後に、第３の水平
同期信号のクロック数をカウントし、そのカウント値が
予設定値になると、垂直読出回数信号を出力する垂直読
出回数カウンタと、垂直同期信号に同期した垂直読出ラ
インクロック信号を、垂直ラインインクリメント信号と
して出力する垂直読出ラインクロック発生器と、第２の
水平読出開始信号、水平読出回数信号、垂直読出開始信
号、垂直読出回数信号に基づいて、スーパーインポーズ
許可信号を出力するスーパーインポーズ許可信号出力回
路と、垂直同期信号、水平読出リセット信号、垂直読出
ラインクロック信号及びスーパーインポーズ許可信号に
基づいて、リードイネーブル信号を出力し、水平基準読
出ドツトクロック信号及び水平読出ドツトクロック信号
のいずれか一方並びに読出ラインインクリメント信号に
より特定される映像メモリのエリアから輝度信号を読み
出すり−ドイネープル信号出力回路と、スーパーインポ
ーズ許可信号に基づいて切り換えられ、映像メモリから
読み出され、デジタルアナログ変換回路によりアナログ
変換された輝度信号及び第３の輝度信号を選択出力する
ビデオスイッチと、を備えている。。
は輝度信号を記憶しており、水平読出クリア信号及び垂
直同期信号である垂直読出クリア信号により水平方向の
アドレス及び垂直方向のアドレスがリセットされ、読出
シフト信号及び読出ラインインクリメント信号により水
平方向のアドレス及び垂直方向のアドレスがインクリメ
ントされ、リードイネーブル信号が出力されているとき
に、読出シフト信号及び読出ラインインクリメント信号
により特定されるアドレスから輝度信号が読み出される
映像メモリと、映像メモリから読み出された輝度信号を
アナログ変換して出力するデジタルアナログ変換回路と
、水平同期信号に同期した水平基準読出ドツトクロック
信号を出力する水平基準読出ドツトクロック発生器と、
水平同期信号によりリセットされ、水平基準読出ドツト
クロック信号のクロック数をカウントし、そのカウント
値が予設定値になると、第１の水平読出開始信号及び水
平読出リセット信号を水平読出クリア信号として出力す
る第１の水平読出開始カウンタと、水平同期信号により
リセットされ、第１の水平読出開始信号の出力後に、水
平基準読出ドツトクロック信号のクロック数をカウント
し、そのカウント値が所定値になると、第２の水平読出
開始信号を出力する第２の水平読出開始カウンタと、水
平同期信号によりリセットされ、水平基準読出ドツトク
ロック信号のクロック数をカウントし、そのカウント値
が予設定値になると、水平読出回数信号を出力する水平
読出回数カウンタと、水平同期信号に同期した水平読出
ドツトクロック信号を出力する水平読出ドツトクロック
発生器と、垂直同期信号によりリセットされ、水平基準
読出ドツトクロック信号に基づいて、垂直読出オフセッ
ト信号を垂直ラインインクリメント信号として出力する
垂直読出オフセットカウンタと、垂直同期信号によりリ
セットされ、第３の水平同期信号のクロック数をカウン
トし、そのカウント値が垂直バックポーチ領域を過ぎた
旨を示す値になると、垂直ブランキング終了信号を出力
する垂直ブランキング数カウンタと、垂直同期信号によ
りリセットされ、垂直ブランキング終了信号の出力後に
、第３の水平同期信号のクロック数をカウントし、その
カウント値が予設定値になると、垂直読出開始信号を出
力する垂直読出開始カウンタと、垂直同期信号によりリ
セットされ、垂直読出開始信号の出力後に、第３の水平
同期信号のクロック数をカウントし、そのカウント値が
予設定値になると、垂直読出回数信号を出力する垂直読
出回数カウンタと、垂直同期信号に同期した垂直読出ラ
インクロック信号を、垂直ラインインクリメント信号と
して出力する垂直読出ラインクロック発生器と、第２の
水平読出開始信号、水平読出回数信号、垂直読出開始信
号、垂直読出回数信号に基づいて、スーパーインポーズ
許可信号を出力するスーパーインポーズ許可信号出力回
路と、垂直同期信号、水平読出リセット信号、垂直読出
ラインクロック信号及びスーパーインポーズ許可信号に
基づいて、リードイネーブル信号を出力し、水平基準読
出ドツトクロック信号及び水平読出ドツトクロック信号
のいずれか一方並びに読出ラインインクリメント信号に
より特定される映像メモリのエリアから輝度信号を読み
出すり−ドイネープル信号出力回路と、スーパーインポ
ーズ許可信号に基づいて切り換えられ、映像メモリから
読み出され、デジタルアナログ変換回路によりアナログ
変換された輝度信号及び第３の輝度信号を選択出力する
ビデオスイッチと、を備えている。。
又、第１９の発明として、第１８の発明を構成する水平
基準読出ドツトクロック発生器は、第３の水平同期信号
の数１００倍の周波数の信号を出力するＰＬＬ回路によ
り構成されており、水平読出ドツトクロック発生器は、
第３の水平同期信号の周波数の所定倍数の周波数の信号
を出力するＰＬＬ回路により構成されており、垂直読出
ラインクロック発生器は、第３の垂直同期信号の周波数
の所定倍数の周波数の信号を出力するＰＬＬ回路により
構成されている。
基準読出ドツトクロック発生器は、第３の水平同期信号
の数１００倍の周波数の信号を出力するＰＬＬ回路によ
り構成されており、水平読出ドツトクロック発生器は、
第３の水平同期信号の周波数の所定倍数の周波数の信号
を出力するＰＬＬ回路により構成されており、垂直読出
ラインクロック発生器は、第３の垂直同期信号の周波数
の所定倍数の周波数の信号を出力するＰＬＬ回路により
構成されている。
又、第２０の発明として、スーパーインポーズ制御装置
は、第１の水平読出開始カウンタ、水平読出回数カウン
タ、垂直ブランキング数カウンタ、垂直読出開始カウン
タ及び垂直読出回数カウンタがカウントするクロック数
を、それぞれ制御する制御手段を有する。
は、第１の水平読出開始カウンタ、水平読出回数カウン
タ、垂直ブランキング数カウンタ、垂直読出開始カウン
タ及び垂直読出回数カウンタがカウントするクロック数
を、それぞれ制御する制御手段を有する。
又、第２１の発明としてのスーパーインポーズ制御装置
は、輝度信号を記憶しており、水平読出クリア信号によ
り水平方向のアドレスがリセットされ、垂直同期信号で
ある垂直読出クリア信号により垂直方向のアドレスがリ
セットされ、読出シフト信号により該水平方向のアドレ
スがインクリメントされ、読出ラインインクリメント信
号により該垂直方向のアドレスがインクリメントされ、
リードイネーブル信号が出力されているときに、該映像
メモリの該読出シフト信号及び該読出ラインインクリメ
ント信号により特定されるアドレスから輝度信号が読み
出される映像メモリと、映像メモリから読み出された輝
度信号をアナログ変換して出力するデジタルアナログ変
換回路と、水平同期信号に同期した水平基準読出ドツト
クロック信号を出力する水平基準読出ドツトクロック発
生器と、水平同期信号によりリセットされ、水平基準読
出ドツトクロック信号のクロック数をカウントし、その
カウント値が予設定値になると、第１の水平読出開始信
号及び水平読出リセット信号を水平読出クリア信号とし
て出力する第１の水平読出開始カウンタと、水平同期信
号によりリセットされ、第１の水平読出開始信号の出力
後に、水平基準読出ドツトクロック信号のクロック数を
カウントし、そのカウント値が所定値になると、第２の
水平読出開始信号を出力する第２の水平読出開始カウン
タと、水平同期信号によりリセットされ、水平基準読出
ドツトクロック信号のクロック数をカウントし、そのカ
ウント値が予設定値になると、水平読出回数信号を出力
する水平読出回数カウンタと、水平同期信号に同期した
水平読出ドツトクロック信号を出力する水平読出ドツト
クロック発生器と、垂直同期信号によりリセットされ、
水平基準読出ドツトクロック信号に基づいてζ垂直読出
オフセット信号を前記垂直ラインインクリメント信号と
して出力する垂直読出オフセットカウンタと、垂直同期
信号によりリセットされ、第３の水平同期信号のクロッ
ク数をカウントし、そのカウント値が垂直バックポーチ
領域を過ぎた旨を示す値になると、垂直ブランキング終
了信号を出力する垂直ブランキング数カウンタと、垂直
同期信号によりリセットされ、垂直ブランキング終了信
号の出力後に、第３の水平同期信号のクロック数をカウ
ントし、そのカウント値が予設定値になると、垂直読出
開始信号を出力する垂直読出開始カウンタと、垂直同期
信号によりリセットされ、垂直読出開始信号の出力後に
、第３の水平同期信号のクロック数をカウントし、その
カウント値が予設定値になると、垂直読出回数信号を出
力する垂直読出回数カウンタと、垂直同期信号に同期し
た垂直読出ラインクロック信号を、垂直ラインインクリ
メント信号として出力する垂直読出ラインクロック発生
器と、第２の水平読出開始信号、水平読出回数信号、垂
直読出開始信号、垂直読出回数信号に基づいて、スーパ
ーインポーズ許可信号を出力するスーパーインポーズ許
可信号出力回路と、垂直同期信号、前記水平読出リセッ
ト信号、垂直読出ラインクロック信号及びスーパーイン
ポーズ許可信号に基づいて、リードイネーブル信号を出
力し、水平基準読出ドツトクロック信号及び水平読出ド
ツトクロック信号のいずれか一方並びに読出ラインイン
クリメント信号により特定される映像メモリのエリアか
ら輝度信号を読み出すリードイネーブル信号出力回路と
、第３の輝度信号と所定の基準信号とを比較する比較手
段と、比較手段の比較出力の出力を許可する比較出力許
可信号を出力する比較出力許可信号出力手段と、第３の
輝度信号に映像メモリから読み出され、デジタルアナロ
グ変換回路によりアナログ変換された第１の輝度信号を
スーパーインポーズさせることを許可する第１のスーパ
ーインポーズ許可信号、及び第１の輝度信号に、第３の
輝度信号をスーパーインポーズさせることを許可する第
２のスーパーインポーズ許可信号を出力するスーパーイ
ンポーズ制御手段と、比較手段の比較出力、第１のスー
パーインポーズ許可信号及び第２のスーパーインポーズ
許可信号に基づいて、第３の輝度信号に対してスーパー
インポーズされている第１の輝度信号に対して、第３の
輝度信号をスーパーインポーズさせるスーパーインポー
ズ制御手段と、を備えている。
は、輝度信号を記憶しており、水平読出クリア信号によ
り水平方向のアドレスがリセットされ、垂直同期信号で
ある垂直読出クリア信号により垂直方向のアドレスがリ
セットされ、読出シフト信号により該水平方向のアドレ
スがインクリメントされ、読出ラインインクリメント信
号により該垂直方向のアドレスがインクリメントされ、
リードイネーブル信号が出力されているときに、該映像
メモリの該読出シフト信号及び該読出ラインインクリメ
ント信号により特定されるアドレスから輝度信号が読み
出される映像メモリと、映像メモリから読み出された輝
度信号をアナログ変換して出力するデジタルアナログ変
換回路と、水平同期信号に同期した水平基準読出ドツト
クロック信号を出力する水平基準読出ドツトクロック発
生器と、水平同期信号によりリセットされ、水平基準読
出ドツトクロック信号のクロック数をカウントし、その
カウント値が予設定値になると、第１の水平読出開始信
号及び水平読出リセット信号を水平読出クリア信号とし
て出力する第１の水平読出開始カウンタと、水平同期信
号によりリセットされ、第１の水平読出開始信号の出力
後に、水平基準読出ドツトクロック信号のクロック数を
カウントし、そのカウント値が所定値になると、第２の
水平読出開始信号を出力する第２の水平読出開始カウン
タと、水平同期信号によりリセットされ、水平基準読出
ドツトクロック信号のクロック数をカウントし、そのカ
ウント値が予設定値になると、水平読出回数信号を出力
する水平読出回数カウンタと、水平同期信号に同期した
水平読出ドツトクロック信号を出力する水平読出ドツト
クロック発生器と、垂直同期信号によりリセットされ、
水平基準読出ドツトクロック信号に基づいてζ垂直読出
オフセット信号を前記垂直ラインインクリメント信号と
して出力する垂直読出オフセットカウンタと、垂直同期
信号によりリセットされ、第３の水平同期信号のクロッ
ク数をカウントし、そのカウント値が垂直バックポーチ
領域を過ぎた旨を示す値になると、垂直ブランキング終
了信号を出力する垂直ブランキング数カウンタと、垂直
同期信号によりリセットされ、垂直ブランキング終了信
号の出力後に、第３の水平同期信号のクロック数をカウ
ントし、そのカウント値が予設定値になると、垂直読出
開始信号を出力する垂直読出開始カウンタと、垂直同期
信号によりリセットされ、垂直読出開始信号の出力後に
、第３の水平同期信号のクロック数をカウントし、その
カウント値が予設定値になると、垂直読出回数信号を出
力する垂直読出回数カウンタと、垂直同期信号に同期し
た垂直読出ラインクロック信号を、垂直ラインインクリ
メント信号として出力する垂直読出ラインクロック発生
器と、第２の水平読出開始信号、水平読出回数信号、垂
直読出開始信号、垂直読出回数信号に基づいて、スーパ
ーインポーズ許可信号を出力するスーパーインポーズ許
可信号出力回路と、垂直同期信号、前記水平読出リセッ
ト信号、垂直読出ラインクロック信号及びスーパーイン
ポーズ許可信号に基づいて、リードイネーブル信号を出
力し、水平基準読出ドツトクロック信号及び水平読出ド
ツトクロック信号のいずれか一方並びに読出ラインイン
クリメント信号により特定される映像メモリのエリアか
ら輝度信号を読み出すリードイネーブル信号出力回路と
、第３の輝度信号と所定の基準信号とを比較する比較手
段と、比較手段の比較出力の出力を許可する比較出力許
可信号を出力する比較出力許可信号出力手段と、第３の
輝度信号に映像メモリから読み出され、デジタルアナロ
グ変換回路によりアナログ変換された第１の輝度信号を
スーパーインポーズさせることを許可する第１のスーパ
ーインポーズ許可信号、及び第１の輝度信号に、第３の
輝度信号をスーパーインポーズさせることを許可する第
２のスーパーインポーズ許可信号を出力するスーパーイ
ンポーズ制御手段と、比較手段の比較出力、第１のスー
パーインポーズ許可信号及び第２のスーパーインポーズ
許可信号に基づいて、第３の輝度信号に対してスーパー
インポーズされている第１の輝度信号に対して、第３の
輝度信号をスーパーインポーズさせるスーパーインポー
ズ制御手段と、を備えている。
又、第２２の発明として、第２１の発明を構成する水平
基準読出ドツトクロック発生器は、第３の水平同期信号
の数１００倍の周波数の信号を出力するＰＬＬ回路によ
り構成されており、水平読出ドツトクロック発生器は、
第３の水平同期信号の周波数の所定倍数の周波数の信号
を出力するＰＬＬ回路により構成されており、垂直読出
ラインクロック発生器は、第３の垂直同期信号の周波数
の所定倍数の周波数の信号を出力するＰＬＬ回路により
構成されている。
基準読出ドツトクロック発生器は、第３の水平同期信号
の数１００倍の周波数の信号を出力するＰＬＬ回路によ
り構成されており、水平読出ドツトクロック発生器は、
第３の水平同期信号の周波数の所定倍数の周波数の信号
を出力するＰＬＬ回路により構成されており、垂直読出
ラインクロック発生器は、第３の垂直同期信号の周波数
の所定倍数の周波数の信号を出力するＰＬＬ回路により
構成されている。
又、第２３の発明として、スーパーインポーズ制御装置
は、第１の水平読出開始カウンタ、水平読出回数カウン
タ、垂直ブランキング数カウンタ、垂直読出開始カウン
タ及び垂直読出回数カウンタがカウントするクロック数
を、それぞれ制御する制御手段を有する。
は、第１の水平読出開始カウンタ、水平読出回数カウン
タ、垂直ブランキング数カウンタ、垂直読出開始カウン
タ及び垂直読出回数カウンタがカウントするクロック数
を、それぞれ制御する制御手段を有する。
［作 用］
上記構成の第１の発明は、デコード手段が第１の映像信
号を第１の輝度信号、第１の水平同期信号及び第１の垂
直同期信号に分離し、アナログデジタル変換手段し、記
憶手段がデジタル変換した第１の輝度信号を記憶する。
号を第１の輝度信号、第１の水平同期信号及び第１の垂
直同期信号に分離し、アナログデジタル変換手段し、記
憶手段がデジタル変換した第１の輝度信号を記憶する。
さらに、デジタルアナログ変換手段が記憶手段の記憶し
ている輝度信号をアナログ変換し、ミキシング手段が記
憶手段から読み出し、アナログ変換した輝度信号及び第
２の輝度信号のうちいずれか一方を、第３の輝度信号と
して選択出力する。
ている輝度信号をアナログ変換し、ミキシング手段が記
憶手段から読み出し、アナログ変換した輝度信号及び第
２の輝度信号のうちいずれか一方を、第３の輝度信号と
して選択出力する。
上記動作を制御手段が制御する。
又、第２の発明は、第１の発明を構成するデコード手段
、アナログデジタル変換手段、記憶手段、デジタルアナ
ログ変換手段及びミキシング手段及び制御手段が一枚の
拡張スロットカード上に構成されている。
、アナログデジタル変換手段、記憶手段、デジタルアナ
ログ変換手段及びミキシング手段及び制御手段が一枚の
拡張スロットカード上に構成されている。
又、第３の発明は、操作手段により第３の輝度信号の対
応する画像に対して、第１の輝度信号に対応する画像を
表示する位置、大きさ及びタイミングを人力すると、Ｏ
８内のデバイスドライバが入力された位置、大きさ及び
タイミングに対応する信号を、デコード手段、記憶手段
、デジタルアナログ変換手段及びミキシング手段に出力
する 又、第４の発明は、第１の垂直同期信号、水平書込クリ
ア信号、水平書込ドツトクロック信号、水平書込開始信
号、水平書込回数信号、垂直書込開始信号、垂直書込回
数信号及び垂直書込ラインクロック信号に基づいて、ラ
イトイネーブル信号を出力し、水平書込開始信号及び垂
直書込開始信号が出力されている間、アドレス信号、書
込シフト信号及び書込ラインインクリメント信号により
特定される映像メモリのエリアに、水平書込ドツトクロ
ック信号によりデジタル変換された第１の輝度信号を書
き込む。
応する画像に対して、第１の輝度信号に対応する画像を
表示する位置、大きさ及びタイミングを人力すると、Ｏ
８内のデバイスドライバが入力された位置、大きさ及び
タイミングに対応する信号を、デコード手段、記憶手段
、デジタルアナログ変換手段及びミキシング手段に出力
する 又、第４の発明は、第１の垂直同期信号、水平書込クリ
ア信号、水平書込ドツトクロック信号、水平書込開始信
号、水平書込回数信号、垂直書込開始信号、垂直書込回
数信号及び垂直書込ラインクロック信号に基づいて、ラ
イトイネーブル信号を出力し、水平書込開始信号及び垂
直書込開始信号が出力されている間、アドレス信号、書
込シフト信号及び書込ラインインクリメント信号により
特定される映像メモリのエリアに、水平書込ドツトクロ
ック信号によりデジタル変換された第１の輝度信号を書
き込む。
又、第５の発明は、第４の発明の動作に際して、制御手
段がブロックの値、垂直書込ラインクロック信号の周波
数、水平書込開始カウンタの予設定値、水平書込回数カ
ウンタの予設定値、垂直書込開始カウンタの予設定値及
び垂直書込回数カウンタの予設定値をそれぞれ設定する
。
段がブロックの値、垂直書込ラインクロック信号の周波
数、水平書込開始カウンタの予設定値、水平書込回数カ
ウンタの予設定値、垂直書込開始カウンタの予設定値及
び垂直書込回数カウンタの予設定値をそれぞれ設定する
。
又、第６の発明は、画像静止手段が操作手段の操作に従
って、第１の垂直同期信号を、映像メモリ、垂直書込オ
フセットカウンタ、垂直書込ラインクロック発生器、垂
直書込開始カウンタ及び垂直書込回数カウンタに出力し
ない。
って、第１の垂直同期信号を、映像メモリ、垂直書込オ
フセットカウンタ、垂直書込ラインクロック発生器、垂
直書込開始カウンタ及び垂直書込回数カウンタに出力し
ない。
又、第７の発明は、書込制御部が制御手段が映像メモリ
に第２の輝度信号を書き込むときに、映像メモリを制御
し、輝度信号選択手段が第１の輝度信号及び第２の輝度
信号を、映像メモリに選択出力し、映像メモリ制御信号
選択部が第１の輝度信号及び第２の輝度信号の選択出力
に対応して、第１の輝度信号の書込制御信号及び第２の
輝度信号の書込制御を選択出力する。
に第２の輝度信号を書き込むときに、映像メモリを制御
し、輝度信号選択手段が第１の輝度信号及び第２の輝度
信号を、映像メモリに選択出力し、映像メモリ制御信号
選択部が第１の輝度信号及び第２の輝度信号の選択出力
に対応して、第１の輝度信号の書込制御信号及び第２の
輝度信号の書込制御を選択出力する。
又、第８の発明は、制御手段の制御に従って、読込制御
部及びＦＩＦＯ読出制御部が映像メモリからＦＩＦＯメ
モリへの輝度信号の読み出しを制御する。
部及びＦＩＦＯ読出制御部が映像メモリからＦＩＦＯメ
モリへの輝度信号の読み出しを制御する。
又、第９の発明は、リードイネーブル信号出力回路が第
３の垂直同期信号、水平読出リセット信号、垂直読出ラ
インクロック信号及びスーパーインポーズ許可信号に基
づいて、リードイネーブル信号を出力し、水平基準読出
ドツトクロック信号及び水平読出ドツトクロック信号の
いずれか一方並びに読出ラインインクリメント信号によ
り特定される映像メモリのエリアから輝度信号を読み出
し、ビデオスイッチがスーパーインポーズ許可信号に基
づいて切り換えられ、映像メモリから読み出され、デジ
タルアナログ変換回路によりアナログ変換された輝度信
号及び第３の輝度信号を選択出力する。
３の垂直同期信号、水平読出リセット信号、垂直読出ラ
インクロック信号及びスーパーインポーズ許可信号に基
づいて、リードイネーブル信号を出力し、水平基準読出
ドツトクロック信号及び水平読出ドツトクロック信号の
いずれか一方並びに読出ラインインクリメント信号によ
り特定される映像メモリのエリアから輝度信号を読み出
し、ビデオスイッチがスーパーインポーズ許可信号に基
づいて切り換えられ、映像メモリから読み出され、デジ
タルアナログ変換回路によりアナログ変換された輝度信
号及び第３の輝度信号を選択出力する。
又、第１０の発明は、上述した水平基準読出ドツトクロ
ック発生器、水平読出ドツトクロック発生器及び垂直読
出ラインクロック発生器はＰＬＬ回路により構成されて
いる。
ック発生器、水平読出ドツトクロック発生器及び垂直読
出ラインクロック発生器はＰＬＬ回路により構成されて
いる。
又、第１１の発明は、制御手段が第１の水平読出開始カ
ウンタ、水平読出回数カウンタ、垂直ブランキング数カ
ウンタ、垂直読出開始カウンタ及び垂直読出回数カウン
タがカウントするクロ・ツク数をそれぞれ設定する。
ウンタ、水平読出回数カウンタ、垂直ブランキング数カ
ウンタ、垂直読出開始カウンタ及び垂直読出回数カウン
タがカウントするクロ・ツク数をそれぞれ設定する。
又、第１２の発明は、第９の発明と同様にデジタルアナ
ログ変換回路によりアナログ変換された輝度信号及び第
３の輝度信号を選択出力する。
ログ変換回路によりアナログ変換された輝度信号及び第
３の輝度信号を選択出力する。
又、第１５の発明は、第４の発明と同様にアドレス信号
、書込シフト信号及び書込ラインインクリメント信号に
より特定される映像メモリのエリアに、水平書込ドツト
クロック信号によりデジタル変換された第１の輝度信号
を書き込む。
、書込シフト信号及び書込ラインインクリメント信号に
より特定される映像メモリのエリアに、水平書込ドツト
クロック信号によりデジタル変換された第１の輝度信号
を書き込む。
又、第１８の発明は、第９の発明と同様に映像メモリか
ら読み出され、デジタルアナログ変換回路によりアナロ
グ変換された輝度信号及び第３の輝度信号を選択出力す
る。
ら読み出され、デジタルアナログ変換回路によりアナロ
グ変換された輝度信号及び第３の輝度信号を選択出力す
る。
又、第２１の発明は、第１２の発明と同様にデジタルア
ナログ変換回路によりアナログ変換された輝度信号及び
第３の輝度信号を選択出力する。
ナログ変換回路によりアナログ変換された輝度信号及び
第３の輝度信号を選択出力する。
［実施例］
以下、本発明の一実施例を添付図面を参照して詳細に説
明する。
明する。
第１図は本発明の一実施例に係る画像処理装置の概略的
なブロック構成図である。第１図において、１００はチ
ューナ（図示せず）からの映像信号ＶＳＴＶ又はＶＴＲ
等の外部機器（図示せず）からの映像信号ＶＳＥＸ （
以下、単に映像信号ｖｓ’ｒｖという）を、輝度信号Ｌ
Ｓ Ｔ Ｖと同期信号５ＳＴＶとに分離する映像デコ
ーダ、２００は輝度信号ＬＳＴＶをデジタル信号化する
ＡＤＣ制御部、３００はデジタル信号化した輝度信号Ｌ
ＳＴＶを記憶する３ボ一ト映像メモリ制御部、４００は
３ボ一ト映像メモリ制御部３００が記憶している輝度信
号ＬＳＭＥＭを読み出して、アナログ信号化するＤＡＣ
制御部、５００は３ボ一ト映像メモリ制御部３００から
読み出し、アナログ信号化した輝度信号ＬＳＭＥＭとパ
ーソナルコンピュータ、ワークステーション、端末及び
ゲーム機等（以下、パソコンという）（図示せず）出力
した輝度信号ＬＳＰＣとをミキシングして、輝度信゛号
ＬＳＰＣに対応する画像内に輝度信号ＬＳＴＶに対応す
る画像をスーパーインポーズした輝度信号ＬＳＭＯＮを
出力する映像ミキシング制御部、６００は映像デコーダ
１００ 、ＡＤＣ制御部２００．３ボート映像メモリ３
００、ＤＡＣ制御部４００及び映像ミキシング制御部５
００に、データバス８１０を介して制御データを出力す
るＣＰＵ制御部である。
なブロック構成図である。第１図において、１００はチ
ューナ（図示せず）からの映像信号ＶＳＴＶ又はＶＴＲ
等の外部機器（図示せず）からの映像信号ＶＳＥＸ （
以下、単に映像信号ｖｓ’ｒｖという）を、輝度信号Ｌ
Ｓ Ｔ Ｖと同期信号５ＳＴＶとに分離する映像デコ
ーダ、２００は輝度信号ＬＳＴＶをデジタル信号化する
ＡＤＣ制御部、３００はデジタル信号化した輝度信号Ｌ
ＳＴＶを記憶する３ボ一ト映像メモリ制御部、４００は
３ボ一ト映像メモリ制御部３００が記憶している輝度信
号ＬＳＭＥＭを読み出して、アナログ信号化するＤＡＣ
制御部、５００は３ボ一ト映像メモリ制御部３００から
読み出し、アナログ信号化した輝度信号ＬＳＭＥＭとパ
ーソナルコンピュータ、ワークステーション、端末及び
ゲーム機等（以下、パソコンという）（図示せず）出力
した輝度信号ＬＳＰＣとをミキシングして、輝度信゛号
ＬＳＰＣに対応する画像内に輝度信号ＬＳＴＶに対応す
る画像をスーパーインポーズした輝度信号ＬＳＭＯＮを
出力する映像ミキシング制御部、６００は映像デコーダ
１００ 、ＡＤＣ制御部２００．３ボート映像メモリ３
００、ＤＡＣ制御部４００及び映像ミキシング制御部５
００に、データバス８１０を介して制御データを出力す
るＣＰＵ制御部である。
ＣＰＵ制御部６００が出力する制御データは目的に応じ
た輝度信号ＬＳＭＯＮを得るためのデータであり、ＣＰ
Ｕ制御部８００が管理している。
た輝度信号ＬＳＭＯＮを得るためのデータであり、ＣＰ
Ｕ制御部８００が管理している。
次に、第２図は第１図に示した画像処理装置の外観図で
ある。第２図において、７００はパソコン本体、７０１
はパソコンモニタ、７０２はキーボード、７０３はマウ
ス、７０４は画像処理装置の主要部を実現した拡張スロ
ットカード、７０５はパソコン本体７００と拡張スロッ
トカード７０４とを接続する本体間映像ケーブル、７０
６はパソコンモニタ７０１と拡張スロットカード７０４
とを接続するモニタ間映像ケーブル、７１Ｏはチューナ
、７１１はアンテナである。
ある。第２図において、７００はパソコン本体、７０１
はパソコンモニタ、７０２はキーボード、７０３はマウ
ス、７０４は画像処理装置の主要部を実現した拡張スロ
ットカード、７０５はパソコン本体７００と拡張スロッ
トカード７０４とを接続する本体間映像ケーブル、７０
６はパソコンモニタ７０１と拡張スロットカード７０４
とを接続するモニタ間映像ケーブル、７１Ｏはチューナ
、７１１はアンテナである。
この画像処理装置はパソコン本体７００とパソコンモニ
タ７０１との間に拡張スロットカード７０４を設けた構
成になっている。
タ７０１との間に拡張スロットカード７０４を設けた構
成になっている。
拡張スロットカード７０４はチューナ７１０を接続して
第３図に示すようにパソコン本体７００の拡張スロット
（図示せず）に挿入する。
第３図に示すようにパソコン本体７００の拡張スロット
（図示せず）に挿入する。
チューナ７１０が出力する輝度信号ＬＳＴＶに対応する
画像は、キーボード７０２又はマウス７０３の操作によ
り、パソコンモニタ７０１が表示する輝度信号ＬＳＰＣ
に対応する画像の任意の位置に、任意の大きさで、任意
のタイミングで輝度信号ＬＳＰＣに対応する画像ととも
に表示される。
画像は、キーボード７０２又はマウス７０３の操作によ
り、パソコンモニタ７０１が表示する輝度信号ＬＳＰＣ
に対応する画像の任意の位置に、任意の大きさで、任意
のタイミングで輝度信号ＬＳＰＣに対応する画像ととも
に表示される。
次に、第４図は第１図に示した映像処理回路の主要部の
詳細なブロック回路図である。第４図において、１０１
はＶＴＲ等が出力する音声信号ＡＳＥＸを入力する音声
信号端子、１１０は音声信号端子１０１から入力される
音声信号ＡＳＥＸとチューナ７１０から入力される音声
信号ＡＳＴＶとを選択出力する音声信号選択回路、１２
０は音声信号ＡＳＴＶの音量を制御する音量制御回路、
１０２は選択した音声信号＾ＳＴＹをパソコンモニタ７
０１の音声信号ＡＳＭＯＮとして出力する音声信号端子
、１０３はＶＴＲ等が出力する映像信号ＶＳＥＸを入力
する映像信号端子、１３０は映像信号端子１０３から入
力される映像信号ＹＳＥＸとチューナ７１０から入力さ
れる映像信号■ＳＴｖとを選択出力する映像信号選択回
路、１４０は選択出力された映像信号ＶＳＴＶを、輝度
信号ＬＳＴＶと同期信号５ＳＴＶとに分離する映像信号
デコーダである。
詳細なブロック回路図である。第４図において、１０１
はＶＴＲ等が出力する音声信号ＡＳＥＸを入力する音声
信号端子、１１０は音声信号端子１０１から入力される
音声信号ＡＳＥＸとチューナ７１０から入力される音声
信号ＡＳＴＶとを選択出力する音声信号選択回路、１２
０は音声信号ＡＳＴＶの音量を制御する音量制御回路、
１０２は選択した音声信号＾ＳＴＹをパソコンモニタ７
０１の音声信号ＡＳＭＯＮとして出力する音声信号端子
、１０３はＶＴＲ等が出力する映像信号ＶＳＥＸを入力
する映像信号端子、１３０は映像信号端子１０３から入
力される映像信号ＹＳＥＸとチューナ７１０から入力さ
れる映像信号■ＳＴｖとを選択出力する映像信号選択回
路、１４０は選択出力された映像信号ＶＳＴＶを、輝度
信号ＬＳＴＶと同期信号５ＳＴＶとに分離する映像信号
デコーダである。
又、２１０は輝度信号ＬＳＴＶをデジタル変換するＡＤ
Ｃ，２２０は同期信号５ＳＴＶＩ：基づイテＡＤｃ２１
０等を制御するデジタイズ制御部である。
Ｃ，２２０は同期信号５ＳＴＶＩ：基づイテＡＤｃ２１
０等を制御するデジタイズ制御部である。
又、３１０は１つの書込ボートと２つの読出ボートを有
する３ボート映像メモリ、３２０はＡＤＣ２１０が出力
する輝度信号ＬＳＴＶ又はパソコン（図示せず）が出力
する輝度信号ＬＳＰＣを選択出力する映像データ選択回
路、３３０はデジタイズ制御部２２０が出力する映像メ
モリ制御信号νＥＴＶ又は書込制御部３４０が出力する
映像メモリ制御信号ＶＥＰＣを選択出力する映像メモリ
制御信号選択回路、３４０はパソコンが出力する輝度信
号ＬＳＰＣの３ポート映像メモリ３１０への書き込みを
制御する書込制御部、３５０は読込制御部、３６０は３
ボート映像メモリ３１Ｏが記憶している輝度信号ＬＳＭ
ＥＭを記憶する先入れ先出し方式のＦＩＦＯメモリ、３
７０は３ボート映像メモリ３１０からの輝度信号ＬＳＭ
ＥＨの読み出しを制御するＦＩＦＯ読込制御部である。
する３ボート映像メモリ、３２０はＡＤＣ２１０が出力
する輝度信号ＬＳＴＶ又はパソコン（図示せず）が出力
する輝度信号ＬＳＰＣを選択出力する映像データ選択回
路、３３０はデジタイズ制御部２２０が出力する映像メ
モリ制御信号νＥＴＶ又は書込制御部３４０が出力する
映像メモリ制御信号ＶＥＰＣを選択出力する映像メモリ
制御信号選択回路、３４０はパソコンが出力する輝度信
号ＬＳＰＣの３ポート映像メモリ３１０への書き込みを
制御する書込制御部、３５０は読込制御部、３６０は３
ボート映像メモリ３１Ｏが記憶している輝度信号ＬＳＭ
ＥＭを記憶する先入れ先出し方式のＦＩＦＯメモリ、３
７０は３ボート映像メモリ３１０からの輝度信号ＬＳＭ
ＥＨの読み出しを制御するＦＩＦＯ読込制御部である。
又、４１０はＤＡＣ，４２０はパソコンが出力する水平
同期信号Ｈ９ＰＣ及び垂直同期信号ＶＳＰＣを入力し、
３ポート映像メモリ３１０ 、ＤＡＣ４１０、ＡＮＤ回
路５３０を制御するスーパーインポーズ制御部、５１０
はパソコンからの輝度信号ＬＳＰＣ又は３ボート映像メ
モリ３１０からの輝度信号ＬＳＭＥＨのいずれか一方を
、パソコンモニタの輝度信号ＬＳＭＯＮとして出力する
ビデオスイッチ、５２０はミキシング制御部、５４０は
基準電圧Ｖ とパソコンからの輝度信号ＬＳＰＣとを比
較する電圧比較器、６２０はパソコン本体内のＣＰＵで
ある。
同期信号Ｈ９ＰＣ及び垂直同期信号ＶＳＰＣを入力し、
３ポート映像メモリ３１０ 、ＤＡＣ４１０、ＡＮＤ回
路５３０を制御するスーパーインポーズ制御部、５１０
はパソコンからの輝度信号ＬＳＰＣ又は３ボート映像メ
モリ３１０からの輝度信号ＬＳＭＥＨのいずれか一方を
、パソコンモニタの輝度信号ＬＳＭＯＮとして出力する
ビデオスイッチ、５２０はミキシング制御部、５４０は
基準電圧Ｖ とパソコンからの輝度信号ＬＳＰＣとを比
較する電圧比較器、６２０はパソコン本体内のＣＰＵで
ある。
次に、第５図はチューナー１０と拡張スロットカード７
０４との接続図である。第５図において、７１２はチュ
ーナ７１０の電源、選局信号等の制御信号をチューナ７
１０に出力するチューナ制御コネクタ、７１３はチュー
ナ７１０が出力する音声信号ＡＳＴＶを拡張スロットカ
ード７０４に出力する出力コネクタ、７１４はチューナ
７１０が出力する映像信号ＶＳＴＶを拡張スロットカー
ド７０４に出力する出力コネク、夕である。
０４との接続図である。第５図において、７１２はチュ
ーナ７１０の電源、選局信号等の制御信号をチューナ７
１０に出力するチューナ制御コネクタ、７１３はチュー
ナ７１０が出力する音声信号ＡＳＴＶを拡張スロットカ
ード７０４に出力する出力コネクタ、７１４はチューナ
７１０が出力する映像信号ＶＳＴＶを拡張スロットカー
ド７０４に出力する出力コネク、夕である。
なお、音声信号ＡＳＴＶは出力コネクタ７１５に接続さ
れたプラグ７１６を介してヘッドホン７１７又はスピー
カ（図示せず）等に出力することができる。
れたプラグ７１６を介してヘッドホン７１７又はスピー
カ（図示せず）等に出力することができる。
チューナ７１０はアンテナ７１１及びアンテナ端子から
受信した信号のうち、特定のチャンネルの音声信号ＡＳ
ＴＶ及び映像信号ＶＳＴＶを出力コネクタ７１３及び７
１４を介して音声信号選択回路１１０及び映像信号選択
回路１３０にそれぞれ出力する。
受信した信号のうち、特定のチャンネルの音声信号ＡＳ
ＴＶ及び映像信号ＶＳＴＶを出力コネクタ７１３及び７
１４を介して音声信号選択回路１１０及び映像信号選択
回路１３０にそれぞれ出力する。
この場合、選局はＣＰ Ｕ ６２０の制御により行なわ
れる。
れる。
又、ビデオデツキ、レーザディスク等の映像機器（図示
せず）から音声信号ＡＳＥＸ及び映像信号ＶＳＥＸも、
音声信号選択回路１１０及び映像信号選択回路１３０に
それぞれ出力される。
せず）から音声信号ＡＳＥＸ及び映像信号ＶＳＥＸも、
音声信号選択回路１１０及び映像信号選択回路１３０に
それぞれ出力される。
音声入力選択回路１１０はＣＰ Ｕ ８２０の制御によ
り、音声信号ＡＳＴＶ又はＡＳＥＸを選択して、音量制
御回路１２０に出力する。
り、音声信号ＡＳＴＶ又はＡＳＥＸを選択して、音量制
御回路１２０に出力する。
音量制御回路１２０はＣＰ Ｕ ８２０により制御され
、音声信号選択回路１１０が出力する音声信号ＡＳＴＶ
を増幅して、パソコンモニタケーブル間の音声信号ＡＳ
ＭＯＮとして音声信号端子１０２に出力する。
、音声信号選択回路１１０が出力する音声信号ＡＳＴＶ
を増幅して、パソコンモニタケーブル間の音声信号ＡＳ
ＭＯＮとして音声信号端子１０２に出力する。
又、音声信号ＡＳＴＶは出力コネクタ７１４にも出力さ
れる。
れる。
又、映像信号選択回路１３０はＣＰＵ６２０の制御によ
り、映像信号ＶＳＴＶ又はＶＳＥＸを選択して、映像信
号デコーダ１４０に出力する。
り、映像信号ＶＳＴＶ又はＶＳＥＸを選択して、映像信
号デコーダ１４０に出力する。
次に、第６図は本画像処理装置の操作説明図であり、パ
ソコンモニタ７０１の表示画面内に表示したチューナ７
１０から得た映像信号に対応する画像を縮小して右上に
移動させているところを示す。
ソコンモニタ７０１の表示画面内に表示したチューナ７
１０から得た映像信号に対応する画像を縮小して右上に
移動させているところを示す。
マウス７０３によりマウスカーソル３０１が示すチュー
ナ７１０、ビデオ映像領域の決定を行なって、マウスス
イッチを行なう。
ナ７１０、ビデオ映像領域の決定を行なって、マウスス
イッチを行なう。
次に、第７図は本発明のユーティリティソフトを使用し
て、パソコンのＯ８であるＭＳ−ＤＯ５（登録商標）を
用いたＯ８内デバイスドライバ（フロントプロセッサ）
として組込んだ状態のメモリマツプである。
て、パソコンのＯ８であるＭＳ−ＤＯ５（登録商標）を
用いたＯ８内デバイスドライバ（フロントプロセッサ）
として組込んだ状態のメモリマツプである。
この組み込みによりＯ８上でどのようなアプリケーショ
ンソフトウェアが動作していても、簡単なキーボード操
作により、ユーティリティソフトウエアを稼動し、テレ
ビジョン又はビデオデツキからの映像を好みの位置、好
みのサイズで容易に見ることができる。
ンソフトウェアが動作していても、簡単なキーボード操
作により、ユーティリティソフトウエアを稼動し、テレ
ビジョン又はビデオデツキからの映像を好みの位置、好
みのサイズで容易に見ることができる。
次に、映像信号デコーダ１４０は映像信号選択回路１３
０が出力する映像信号ＶＳＴＶを輝度信号ＬＳＴＶ及び
同期信号５ＳＴＶに分離して、Ａ Ｄ Ｃ２１０及びデ
ジタイズ制御部２２０に出力する。
０が出力する映像信号ＶＳＴＶを輝度信号ＬＳＴＶ及び
同期信号５ＳＴＶに分離して、Ａ Ｄ Ｃ２１０及びデ
ジタイズ制御部２２０に出力する。
なお、同期信号５ＳＴＶは垂直同期信号ＶＳＴＶ及び水
平同期信号Ｈ３ＴＶからなる。
平同期信号Ｈ３ＴＶからなる。
Ａ Ｄ Ｃ２１０は映像信号デコーダ１４０が出力する
輝度信号ＬＳＴＶをデジタイズ制御部２２０が出力する
クロック信号ＣＫＡＤにより、デジタル信号に変換して
、映像データ選択部３２０を介して３ボート映像メモリ
３１０に出力する。
輝度信号ＬＳＴＶをデジタイズ制御部２２０が出力する
クロック信号ＣＫＡＤにより、デジタル信号に変換して
、映像データ選択部３２０を介して３ボート映像メモリ
３１０に出力する。
又、デジタイズ制御部２２０はＡ Ｄ Ｃ２１０にクロ
ック信号ＣＫＡＤを出力するとともに、映像メモリ制御
信号選択部３３０を介して３ボート映像メモリ３１０に
書込制御信号ＷＥＴＶを出力する。
ック信号ＣＫＡＤを出力するとともに、映像メモリ制御
信号選択部３３０を介して３ボート映像メモリ３１０に
書込制御信号ＷＥＴＶを出力する。
従って、３ボート映像メモリ３１０はＣＰ Ｕ Ｅｉ２
０により制御された条件において、更新された輝度信号
ＬＳＴＶを記憶することになる。
０により制御された条件において、更新された輝度信号
ＬＳＴＶを記憶することになる。
次に、第８図は第４図に示したデジタイズ制御部２２０
及びその周辺回路のブロック回路図である。
及びその周辺回路のブロック回路図である。
なお、映像メモリ制御信号選択部３３０は除いである。
本実施例では、３ボート映像メモリ３１０として、例え
ばソニー社製ＣＸＫ１２０Ｂ又は富士通社製ＭＢ８１Ｃ
１５０１を用いている。
ばソニー社製ＣＸＫ１２０Ｂ又は富士通社製ＭＢ８１Ｃ
１５０１を用いている。
なお、３ボート映像メモリ３１０の読込ボートのみを用
いて説明する。
いて説明する。
ソニー社製のデータシート７１２１５−９Ｔの２１頁か
ら２６頁までに特性タイミングチャートが記載されてい
る。
ら２６頁までに特性タイミングチャートが記載されてい
る。
３ボート映像メモリ３１０は９６０行（ＣＯＬＵＭＮ）
Ｘ３０６列（ＲＯＷ）ｘ４ビット構成である。
Ｘ３０６列（ＲＯＷ）ｘ４ビット構成である。
従って、−有効水平走査期間を９６０で量子化できる。
又、３ボート映像メモリ３１０のアクセスは行をブロッ
ク単位、列をライン単位で行なう。
ク単位、列をライン単位で行なう。
３ボート映像メモリ３１０において、ＤＩＮＯ〜ＤＩＮ
３は輝度信号ＬＳＴＶを入力するデータ入ノＥ、 ＡＤ
ＤＯ〜ＡＤＤ３はアドレス人力、ＣＫＷＯはポート０シ
フト信号、Ｉ ＮＣＯはボート０ラインインクリメント
、）ＩｃＬＲＯはボート０水平クリア、ＶＣＬＲＯはボ
ートＯ垂直クリア、ＷＥ（負論理）はボート０ライトイ
ネーブルの各信号である。
３は輝度信号ＬＳＴＶを入力するデータ入ノＥ、 ＡＤ
ＤＯ〜ＡＤＤ３はアドレス人力、ＣＫＷＯはポート０シ
フト信号、Ｉ ＮＣＯはボート０ラインインクリメント
、）ＩｃＬＲＯはボート０水平クリア、ＶＣＬＲＯはボ
ートＯ垂直クリア、ＷＥ（負論理）はボート０ライトイ
ネーブルの各信号である。
これらの信号ＣＫν０． ＶＣＬＲＯ、ＨＣＬＲＯ、Ｔ
ＮＣＯ。
ＮＣＯ。
ＷＥ （負論理） 、ＡＤＤＱ、ＤＩＮＯ〜［１ｌＮ３
により制御される輝度信号ＬＳＴＶは、４ビツト、即ち
１６階調の白黒色の映像信号である。
により制御される輝度信号ＬＳＴＶは、４ビツト、即ち
１６階調の白黒色の映像信号である。
なお、４ビツト以上及びカラーの輝度信号も複数の３ボ
ート映像メモリ３１０を並列に接続することにより、同
様に取り扱えることは言うまでもない。
ート映像メモリ３１０を並列に接続することにより、同
様に取り扱えることは言うまでもない。
第８図において、１４０は映像信号ＶＳＴＶを水平同期
信号Ｈ３ＴＶ、垂直同期信号ｖｓＴｖ及び輝度信号ＬＳ
ＴＶに分離して出力する映像信号デコーダ、２２１は水
平書込ドツトクロック信号）ＩＷＤｃＫ及び基本同期信
号ＢＳＹＮＣを出力するドツトクロック発生器、２２２
は水平書込開始信号）ＩＷＳ及びＩＩＣＬｌ？Ｏ信号を
出力する水平書込開始カウンタ、２２３は水平書込回数
信号ＨνＴを出力する水平書込回数カウンタ、２２４は
垂直書込ラインクロツタ信号ＶＷＬＣＫを出力する垂直
書込ラインクロック発生器、２２５は垂直書込開始信号
ＶνＳを出力する垂直書込開始カウンタ、２２６は垂直
書込回数信号ＶＷＴを出力する垂直書込回数カウンタ、
２２７は３ボート映像メモリ３１０の垂直方向の書込位
置を指定する垂直書込オフセット信号ＶＷＯＦＴ及びボ
ート０ラインインクリメントｌＮＣ０を出力する垂直書
込オフセットカウンタ、２２８は垂直書込ラインクロッ
ク信号ＶＷＬＣＫと垂直書込オフセット信号ＶｗＯＦＴ
のいずれかをポート０ラインインクリメント信号Ｉ Ｎ
ＣＯとして出力するＯＲ回路、２２９は水平書込ドツト
クロック信号ＨＷＤＧＫ 、水平書込開始信号ＨＷＳ
、水平書込回数信号ＨＷ Ｔの反転出力、垂直書込開始
信号■ＷＳ及び垂直書込回数信号ＶＷＴの反転出力の論
理積をとり、書込許可信号νＥＮＢＬを出力するＡＮＤ
回路、２３０は垂直同期信号ＶＳＴＶ、ＨＣＬＲＯ信号
、ＯＲ回路２２８の出力信号及びＡＮＤ回路２２９が出
力する書込許可信号ＷＥＮＢＬ （７） ＯＲ−Ｎ Ｏ
Ｔ ヲトリ、ボート０ライトイネーブル信号ＷＥを出力
するＮＯＲ回路である。
信号Ｈ３ＴＶ、垂直同期信号ｖｓＴｖ及び輝度信号ＬＳ
ＴＶに分離して出力する映像信号デコーダ、２２１は水
平書込ドツトクロック信号）ＩＷＤｃＫ及び基本同期信
号ＢＳＹＮＣを出力するドツトクロック発生器、２２２
は水平書込開始信号）ＩＷＳ及びＩＩＣＬｌ？Ｏ信号を
出力する水平書込開始カウンタ、２２３は水平書込回数
信号ＨνＴを出力する水平書込回数カウンタ、２２４は
垂直書込ラインクロツタ信号ＶＷＬＣＫを出力する垂直
書込ラインクロック発生器、２２５は垂直書込開始信号
ＶνＳを出力する垂直書込開始カウンタ、２２６は垂直
書込回数信号ＶＷＴを出力する垂直書込回数カウンタ、
２２７は３ボート映像メモリ３１０の垂直方向の書込位
置を指定する垂直書込オフセット信号ＶＷＯＦＴ及びボ
ート０ラインインクリメントｌＮＣ０を出力する垂直書
込オフセットカウンタ、２２８は垂直書込ラインクロッ
ク信号ＶＷＬＣＫと垂直書込オフセット信号ＶｗＯＦＴ
のいずれかをポート０ラインインクリメント信号Ｉ Ｎ
ＣＯとして出力するＯＲ回路、２２９は水平書込ドツト
クロック信号ＨＷＤＧＫ 、水平書込開始信号ＨＷＳ
、水平書込回数信号ＨＷ Ｔの反転出力、垂直書込開始
信号■ＷＳ及び垂直書込回数信号ＶＷＴの反転出力の論
理積をとり、書込許可信号νＥＮＢＬを出力するＡＮＤ
回路、２３０は垂直同期信号ＶＳＴＶ、ＨＣＬＲＯ信号
、ＯＲ回路２２８の出力信号及びＡＮＤ回路２２９が出
力する書込許可信号ＷＥＮＢＬ （７） ＯＲ−Ｎ Ｏ
Ｔ ヲトリ、ボート０ライトイネーブル信号ＷＥを出力
するＮＯＲ回路である。
なお、カラーのときは、輝度信号ＬＳＴＶはＲ，Ｇ及び
Ｂの各輝度信号ＲＬＳＴＶ 、ＧＬＳＴＶ 、ＢＬＳＴ
Ｖとなる。
Ｂの各輝度信号ＲＬＳＴＶ 、ＧＬＳＴＶ 、ＢＬＳＴ
Ｖとなる。
映像信号デコーダ１４０は映像信号選択回路１３０が出
力する映像信号ＶＳＴＶを水平同期信号Ｈ３ＴＶ、垂直
同期信号■ＳＴ■及び輝度信号ＬＳＴＶＩ；分離する。
力する映像信号ＶＳＴＶを水平同期信号Ｈ３ＴＶ、垂直
同期信号■ＳＴ■及び輝度信号ＬＳＴＶＩ；分離する。
水平同期信号Ｈ３ＴＶはドツトクロック発生器２２１、
水平書込開始カウンタ２２２、水平書込回数カウンタ２
２３及び垂直書込開始カウンタ２２５に出力される。
水平書込開始カウンタ２２２、水平書込回数カウンタ２
２３及び垂直書込開始カウンタ２２５に出力される。
又、垂直同期信号ＶＳＴＶは垂直書込ラインクロック発
生器２２４、垂直書込開始カウンタ２２５、垂直書込回
数カウンタ２２６、垂直書込オフセットカウンタ２２７
．３ボート映像メモリ３１０のボートＯ垂直クリア端子
ＶＣＬＲＯ及びＮＯＲ回路２２８に出力される。
生器２２４、垂直書込開始カウンタ２２５、垂直書込回
数カウンタ２２６、垂直書込オフセットカウンタ２２７
．３ボート映像メモリ３１０のボートＯ垂直クリア端子
ＶＣＬＲＯ及びＮＯＲ回路２２８に出力される。
さらに、輝度信号ＬＳＴＶはＡ Ｄ Ｃ２１０に出力さ
れる。
れる。
Ａ Ｄ Ｃ２１０はクロック信号ＣＫＡＤとして入力さ
れる水平書込ドツトクロック信号ＨＷＤ（Ｊにより、輝
度信号Ｌ Ｓ Ｔ Ｖをデジタル変換して、デジタル変
換した輝度信号ＬＳＴＶを３ポート映像メモリ３１ｏに
出力する。
れる水平書込ドツトクロック信号ＨＷＤ（Ｊにより、輝
度信号Ｌ Ｓ Ｔ Ｖをデジタル変換して、デジタル変
換した輝度信号ＬＳＴＶを３ポート映像メモリ３１ｏに
出力する。
ドツトクロック発生器２２１は水平同期信号ＨＳＴＶに
同期した、即ち水平同期信号ＨＳＴＶの周期６３．５μ
ｓに対して、１／Ｎ（Ｎは正整数）の周期の水平書込ド
ツトクロック信号Ｉｔ Ｗ Ｄ ＣＫを発生する。この
水平書込ドツトクロック信号１１ＷＤＣＫはＡ Ｄ Ｃ
２１０、水平書込開始カウンタ２２２、水平書込回数カ
ウンタ２２３及びＡＮＤ回路２２９に出力される。
同期した、即ち水平同期信号ＨＳＴＶの周期６３．５μ
ｓに対して、１／Ｎ（Ｎは正整数）の周期の水平書込ド
ツトクロック信号Ｉｔ Ｗ Ｄ ＣＫを発生する。この
水平書込ドツトクロック信号１１ＷＤＣＫはＡ Ｄ Ｃ
２１０、水平書込開始カウンタ２２２、水平書込回数カ
ウンタ２２３及びＡＮＤ回路２２９に出力される。
３ボート映像メモリ３１０のアドレスプリセットのブロ
ック単位を６０ドツト、映像信号ＶＳＴＶの一有、効水
平走査期間を５０（μｓ）とした場合、水平書込ドツト
クロック信号ＨＷＤＣＫの周波数は、６０（ドツト）
１５０・１０−” （Ｓ） −１，２（Ｍｌｌｚ ）に
なる。
ック単位を６０ドツト、映像信号ＶＳＴＶの一有、効水
平走査期間を５０（μｓ）とした場合、水平書込ドツト
クロック信号ＨＷＤＣＫの周波数は、６０（ドツト）
１５０・１０−” （Ｓ） −１，２（Ｍｌｌｚ ）に
なる。
この水平書込ドツトクロック信号ＨＷＤＣＫにより−有
効水平走査期間を６０ドツトで量子化できることになる
。
効水平走査期間を６０ドツトで量子化できることになる
。
従って、３ボート映像メモリ３１０は６０ドツトを１ブ
ロツクとして、１６ブロツク（９６０ドツト）により構
成されているので、 １．２ （ＭＨｚ ） Ｘ１Ｂ （ブロック）−１９
，２（ＭＨｚ ） により一有効水平走査期間の輝度信号ＬＳＴＶをブロッ
ク単位で書き込める。
ロツクとして、１６ブロツク（９６０ドツト）により構
成されているので、 １．２ （ＭＨｚ ） Ｘ１Ｂ （ブロック）−１９
，２（ＭＨｚ ） により一有効水平走査期間の輝度信号ＬＳＴＶをブロッ
ク単位で書き込める。
このように、ドツトクロック発生器２２１はブロックＢ
の値に基づく周波数の水平書込ドツトクロック信号ＨＷ
ＤＣＫを出力する。
の値に基づく周波数の水平書込ドツトクロック信号ＨＷ
ＤＣＫを出力する。
なお、ブロックＢの値はＣＰ Ｕ ６２０が設定できる
。
。
又、ドットクロック発生器２２１は３ボート映像メモリ
３１０のポート０シフト信号端子ＣＫＷＯ（３ボート映
像メモリ３１０の水平方向の書込アドレスをドツト単位
でインクリメントする信号）のクロックとして用いられ
る基本同期信号ＢＳＹＮＣを発生する。
３１０のポート０シフト信号端子ＣＫＷＯ（３ボート映
像メモリ３１０の水平方向の書込アドレスをドツト単位
でインクリメントする信号）のクロックとして用いられ
る基本同期信号ＢＳＹＮＣを発生する。
従って、輝度信号ＬＳＴＶをデジタル変換するクロック
信号ＣＫＡＤの周期が３ボート映像メモリ３１０の水平
方向の書込アドレスをドツト単位でインクリメントする
基本同期信号ＢＳＹＮＣの周期よりも大きいときは、輝
度信号ＬＳＴＶに対応する映像は拡大されることになる
。又、クロック信号ＣＫＡＤの周期が基本同期信号ＢＳ
ＹＮＣの周期よりも小さいときは、輝度信号ＬＳＴＶに
対応する映像は細小されることになる。
信号ＣＫＡＤの周期が３ボート映像メモリ３１０の水平
方向の書込アドレスをドツト単位でインクリメントする
基本同期信号ＢＳＹＮＣの周期よりも大きいときは、輝
度信号ＬＳＴＶに対応する映像は拡大されることになる
。又、クロック信号ＣＫＡＤの周期が基本同期信号ＢＳ
ＹＮＣの周期よりも小さいときは、輝度信号ＬＳＴＶに
対応する映像は細小されることになる。
基本同期信号ＢＳＹＮＣは各制御回路に対して基本的な
同期をとる信号であり、水平書込開始カウンタ２２２、
水平書込回数カウンタ２２３、垂直書込ラインクロック
発生器２２４、垂直書込開始カウンタ２２５、垂直書込
回数カウンタ２２６、垂直オフセットカウンタ２２７及
び３ボート映像メモリ３１０に出力される。
同期をとる信号であり、水平書込開始カウンタ２２２、
水平書込回数カウンタ２２３、垂直書込ラインクロック
発生器２２４、垂直書込開始カウンタ２２５、垂直書込
回数カウンタ２２６、垂直オフセットカウンタ２２７及
び３ボート映像メモリ３１０に出力される。
垂直書込ラインクロック発生器２２４は垂直同期信号Ｖ
ＳＴＶに同期し、垂直同期信号ＶＳＴＶの周波数のＮ倍
の周波数の垂直書込ラインクロック信号ＶＷＬＣＫを垂
直書込回数カウンタ２２６及びＯＲ回路２３０に出力す
る。
ＳＴＶに同期し、垂直同期信号ＶＳＴＶの周波数のＮ倍
の周波数の垂直書込ラインクロック信号ＶＷＬＣＫを垂
直書込回数カウンタ２２６及びＯＲ回路２３０に出力す
る。
なお、Ｎの値はＣＰ Ｕ ６２０が設定できる。Ｎの値
はドツトクロック発生器２２１に適合した縦横比に基づ
いて定める。
はドツトクロック発生器２２１に適合した縦横比に基づ
いて定める。
水平書込開始カウンタ２２２は水平同期信号ＨＳ Ｔ
Ｖによりリセットされ、水平書込ドツトクロック信号Ｈ
Ｗ Ｄ ＣＫのクロック数をカウントし、映像信号ｖｓ
’ｒｖの有効水平走査期間中の８１クロツク目から、輝
度信号ＬＳＴＶの量子化を許可する水平書込開始信号Ｈ
ＷＳを出力する。
Ｖによりリセットされ、水平書込ドツトクロック信号Ｈ
Ｗ Ｄ ＣＫのクロック数をカウントし、映像信号ｖｓ
’ｒｖの有効水平走査期間中の８１クロツク目から、輝
度信号ＬＳＴＶの量子化を許可する水平書込開始信号Ｈ
ＷＳを出力する。
水平書込開始信号ＨＷＳの出力とともに、水平書込開始
カウンタ２２２は３ポート映像メモリ３１０にポートＯ
水平クリア信号ＨＣＬＲＯを１クロツク出力する。
カウンタ２２２は３ポート映像メモリ３１０にポートＯ
水平クリア信号ＨＣＬＲＯを１クロツク出力する。
水平書込回数カウンタ２２３は水平同期信号Ｈ８ＴＶに
よりリセットされ、水平書込開始信号）ＩＷｓが出力さ
れると、水平書込ドツトクロック信号ＨＷＤＣＫのクロ
ックのカウントを開始し、映像信号ＶＳＴＶの有効水平
走査期間をＥ１クロック間だけ、輝度信号ＬＳＴＶの量
子化を許可する水平書込回数信号ＨＷＴを出力する。
よりリセットされ、水平書込開始信号）ＩＷｓが出力さ
れると、水平書込ドツトクロック信号ＨＷＤＣＫのクロ
ックのカウントを開始し、映像信号ＶＳＴＶの有効水平
走査期間をＥ１クロック間だけ、輝度信号ＬＳＴＶの量
子化を許可する水平書込回数信号ＨＷＴを出力する。
従って、水平書込回数カウンタ２２３は有効水平走査期
間を制御することになる。
間を制御することになる。
垂直書込開始カウンタ２２５は垂直同期信号ＶＳＴＶに
よりリセットされ、水平同期信号Ｈ３ＴＶのクロック数
をカウントし、映像信号ＶＳＴＶの垂直有効走査期間中
の８２クロツク目から、有効水平走査の輝度信号ＬＳＴ
Ｖの量子化を許可する垂直書込開始信号■ｗＳを出力す
る。
よりリセットされ、水平同期信号Ｈ３ＴＶのクロック数
をカウントし、映像信号ＶＳＴＶの垂直有効走査期間中
の８２クロツク目から、有効水平走査の輝度信号ＬＳＴ
Ｖの量子化を許可する垂直書込開始信号■ｗＳを出力す
る。
垂直書込回数カウンタ２２６は垂直同期信号ＶＳＴＶに
よりリセットされ、垂直書込開始信号■ＷＳが出力され
ると、垂直書込ラインクロック信号■１／ＬＣＫのクロ
ックのカウントを開始し、映像信号ＶＳＴＶの垂直有効
走査期間内をＥ２クロック間、輝度信号ＬＳＴＶの量子
化を許可する垂直書込回数信号”／ＷＴを出力する。
よりリセットされ、垂直書込開始信号■ＷＳが出力され
ると、垂直書込ラインクロック信号■１／ＬＣＫのクロ
ックのカウントを開始し、映像信号ＶＳＴＶの垂直有効
走査期間内をＥ２クロック間、輝度信号ＬＳＴＶの量子
化を許可する垂直書込回数信号”／ＷＴを出力する。
従って、垂直書込回数カウンタ２２６は垂直有効走査期
間を制御することになる。
間を制御することになる。
３ポート映像メモリ３１０の表示画面に対する水平方向
の書込位置、即ちＣＯＬ Ｕ Ｍ Ｎ方向の書込位置は
、アドレス・プリセットモードにより、量子化した輝度
信号ＬＳＴＶの６０ビツトを１ブロツクとして、ブロッ
ク指定して行なう。
の書込位置、即ちＣＯＬ Ｕ Ｍ Ｎ方向の書込位置は
、アドレス・プリセットモードにより、量子化した輝度
信号ＬＳＴＶの６０ビツトを１ブロツクとして、ブロッ
ク指定して行なう。
又、ブロック指定はアドレス入力信号ＡＤＤＯ〜ＡＤＤ
３によって１６段階で行なう。
３によって１６段階で行なう。
アドレス入力信号ＡＤＤＯ〜ＡＤＤ３はＣＰ Ｕ ８２
０が設定できる。
０が設定できる。
３ポート映像メモリ３１０の表示画面に対する垂直方向
の書込位置は垂直書込オフセットカウンタ２２７により
設定する。
の書込位置は垂直書込オフセットカウンタ２２７により
設定する。
垂直書込オフセットカウンタ２２７は垂直同期信号ＶＳ
ＴＶによりリセットされ、基本同期信号ＢＳＹＮＣに同
期しなから３ポート映像メモリ３１０の垂直方向の書込
位置をオフセットする垂直書込オフセット信号■ＷＯＦ
Ｔ及びラインインクリメント信号ｌＮＣ０をＳ３クロツ
ク出力し、３ボート映像メモリ３１Ｏの垂直方向の書込
位置を制御する。
ＴＶによりリセットされ、基本同期信号ＢＳＹＮＣに同
期しなから３ポート映像メモリ３１０の垂直方向の書込
位置をオフセットする垂直書込オフセット信号■ＷＯＦ
Ｔ及びラインインクリメント信号ｌＮＣ０をＳ３クロツ
ク出力し、３ボート映像メモリ３１Ｏの垂直方向の書込
位置を制御する。
なお、Ｓ の値、Ｅ の値、Ｓ の値、Ｅ２の値、Ｓ３
の値はＣＰ Ｕ ８２０が設定する。
の値はＣＰ Ｕ ８２０が設定する。
次に、第８図に示したデジタイズ制御部２２０及びその
周辺回路の動作について、第９図のタイミングチャート
を参照して説明する。
周辺回路の動作について、第９図のタイミングチャート
を参照して説明する。
（１）垂直同期信号ＶＳＴＶがハイレベルｒＨＪになる
と（第９図（ａ）参照）、垂直書込開始カウンタ２２５
、垂直書込回数カウンタ２２６及び垂直書込オフセット
カウンタ２２７がリセットされ、垂直書込開始信号■Ｗ
Ｓ及び垂直書込回数信号ＶＷＴがローレベルｒＬＪにな
る（第９図（ｄ）及び（ｅ）参照）。
と（第９図（ａ）参照）、垂直書込開始カウンタ２２５
、垂直書込回数カウンタ２２６及び垂直書込オフセット
カウンタ２２７がリセットされ、垂直書込開始信号■Ｗ
Ｓ及び垂直書込回数信号ＶＷＴがローレベルｒＬＪにな
る（第９図（ｄ）及び（ｅ）参照）。
り２）垂直書込オフセットカウンタ２２７は基本同期信
号ＢＳＹＮＣを垂直書込オフセット信号ＶＶＯＦＴとし
てＳ３クロック分だけ出力する（第９図（ｈ）参照）。
号ＢＳＹＮＣを垂直書込オフセット信号ＶＶＯＦＴとし
てＳ３クロック分だけ出力する（第９図（ｈ）参照）。
垂直書込オフセット信号ｖｗｏｐ’ｒがＯＲ回路２２８
を介しての出力により、３ポート映像メモリ３１０のポ
ート０ラインインクリメント信号端子Ｉ ＮＣＯに出力
され、３ポート映像メモリ３１０は垂直方向のアドレス
が８３回インクリメントされることになる。
を介しての出力により、３ポート映像メモリ３１０のポ
ート０ラインインクリメント信号端子Ｉ ＮＣＯに出力
され、３ポート映像メモリ３１０は垂直方向のアドレス
が８３回インクリメントされることになる。
（３）一方、垂直書込開始カウンタ２２５は水平同期信
号ｙｓＴｖのクロック数が８２になると、垂直書込開始
信号■ＷＳを／１イレベルｒＨＪにして、垂直有効走査
期間の量子化を許可する（第９図（ｄ）参照）。
号ｙｓＴｖのクロック数が８２になると、垂直書込開始
信号■ＷＳを／１イレベルｒＨＪにして、垂直有効走査
期間の量子化を許可する（第９図（ｄ）参照）。
（４）垂直書込オフセット信号−ｖｗｏｐＴのクロ・ツ
クを得た３ポート映像メモリ３１０は垂直書込がオフセ
ットされ、水平同期信号Ｈ３ＴＶがハイレベルｒＨＪに
なると（第９図（Ｄ参照）、水平書込開始カウンタ２２
２及び水平書込回数カウンタ６２２３がリセツトされ、
水平書込開始信号）ＩＷＳ及び水平書込回数信号ＨＶＴ
をローレベルｒＬＪにする（第９図（ｎ）及び（ｏ）参
照）。
クを得た３ポート映像メモリ３１０は垂直書込がオフセ
ットされ、水平同期信号Ｈ３ＴＶがハイレベルｒＨＪに
なると（第９図（Ｄ参照）、水平書込開始カウンタ２２
２及び水平書込回数カウンタ６２２３がリセツトされ、
水平書込開始信号）ＩＷＳ及び水平書込回数信号ＨＶＴ
をローレベルｒＬＪにする（第９図（ｎ）及び（ｏ）参
照）。
又、ドツトクロック発生器２２１は水平書込ドツトクロ
ック信号ＨνＤＣＫを出力する（第９図（ｍ）参照）。
ック信号ＨνＤＣＫを出力する（第９図（ｍ）参照）。
水平書込ドツトクロック信号ＨＷＤＣＫの出力により、
Ａ、ＤＣ２１０は水平書込ドツトクロック信号ＨｖＤＣ
Ｋをサンプリングホールド信号及びデータラッチ信号と
して動作し、輝度信号ＬＳＴＶをサンプリングする。
Ａ、ＤＣ２１０は水平書込ドツトクロック信号ＨｖＤＣ
Ｋをサンプリングホールド信号及びデータラッチ信号と
して動作し、輝度信号ＬＳＴＶをサンプリングする。
水平書込開始カウンタ２２２は水平書込ドツトクロック
信号ＨνＤＣＫのクロック数をカウントし、そのカウン
ト値が８１になると、水平書込開始信号ＨνＳをハイレ
ベルｒＨＪにして、有効水平走査期間の量子化を許可す
る（第９図（ｎ）参照）。
信号ＨνＤＣＫのクロック数をカウントし、そのカウン
ト値が８１になると、水平書込開始信号ＨνＳをハイレ
ベルｒＨＪにして、有効水平走査期間の量子化を許可す
る（第９図（ｎ）参照）。
これと同時に、水平書込開始カウンタ２２２は３ボート
映像メモリ３１０のボート０水平クリア信号ＨＣＬＲＯ
を１クロツク出力して、書き込み準備をする。
映像メモリ３１０のボート０水平クリア信号ＨＣＬＲＯ
を１クロツク出力して、書き込み準備をする。
このとき、ＡＮＤ回路２２９はハイレベルｒＨＪの水平
書込開始信号ＨＷＳ 、反転入力されるローレベルｒＬ
Ｊの水平書込回数信号ＨＷＴ 、ハイレベルｒＨＪの垂
直書込開始信号ＶＷＳ及び反転入力されるローレベルｒ
ＬＪの垂直書込回数信号ｖｗＴの論理積条件をとり、水
平書込ドツトクロック信号ＨＷＤＣＫを書込許可信号Ｗ
ＥＮＢＬとして、ＮＯＲ回路２３０に出力することにな
る。
書込開始信号ＨＷＳ 、反転入力されるローレベルｒＬ
Ｊの水平書込回数信号ＨＷＴ 、ハイレベルｒＨＪの垂
直書込開始信号ＶＷＳ及び反転入力されるローレベルｒ
ＬＪの垂直書込回数信号ｖｗＴの論理積条件をとり、水
平書込ドツトクロック信号ＨＷＤＣＫを書込許可信号Ｗ
ＥＮＢＬとして、ＮＯＲ回路２３０に出力することにな
る。
さらに、ＮＯＲ回路２３０はハイレベルｒＨＪのポート
０水平クリア信号ＨＣＬＲＯ、ハイレベルｒＨＪの垂直
同期信号ＶＳＴＶ、ハイレベルｒＨＪの垂直書込オフセ
ット信号ＶＷＯＰＴ又は垂直書込ラインクロック信号Ｖ
ＷＬＣＫ及び書込許可信号ＷＥＮＢＬのＮ０Ｔ−ＯＲ条
件をとり、３ボート映像メモリ３１０のライトイネーブ
ル信号端子ＷＥにライトイネーブル信号ＷＥとして出力
する。
０水平クリア信号ＨＣＬＲＯ、ハイレベルｒＨＪの垂直
同期信号ＶＳＴＶ、ハイレベルｒＨＪの垂直書込オフセ
ット信号ＶＷＯＰＴ又は垂直書込ラインクロック信号Ｖ
ＷＬＣＫ及び書込許可信号ＷＥＮＢＬのＮ０Ｔ−ＯＲ条
件をとり、３ボート映像メモリ３１０のライトイネーブ
ル信号端子ＷＥにライトイネーブル信号ＷＥとして出力
する。
３ボート映像メモリ３１０はライトイネーブル信号ＷＥ
の出力により、Ａ Ｄ Ｃ２１０が出力する輝度信号Ｌ
ＳＴＶを書き込む。
の出力により、Ａ Ｄ Ｃ２１０が出力する輝度信号Ｌ
ＳＴＶを書き込む。
同時に、水平書込回数カウンタ２２３は水平書込ドット
クロック信号ＨＷＤＣＫのクロック数をカウントし、そ
のカウント値がＥｌになるまで、輝度信号ＬＳＴＶの書
き込みを許可する。
クロック信号ＨＷＤＣＫのクロック数をカウントし、そ
のカウント値がＥｌになるまで、輝度信号ＬＳＴＶの書
き込みを許可する。
カウント値がＥｌになると、水平書込回数カウンタ２２
３は水平書込回数信号ＨＷＴをノ１イレベルｒＨＪにし
、書込を禁止する（第９図（０）参照）。
３は水平書込回数信号ＨＷＴをノ１イレベルｒＨＪにし
、書込を禁止する（第９図（０）参照）。
輝度信号ＬＳＴＶを書き込んでいる間に、垂直書込ライ
ンクロック発生器２２４が垂直書込ラインクロック信号
ＶＷＬＣＫを出力するまでの間は、同一の垂直方向のラ
インアドレスに対して、水平方向の書込が行なわれる。
ンクロック発生器２２４が垂直書込ラインクロック信号
ＶＷＬＣＫを出力するまでの間は、同一の垂直方向のラ
インアドレスに対して、水平方向の書込が行なわれる。
垂直書込ラインクロック発生器２２４が垂直書込ライン
クロック信号ＶＷＬＣＫを、３ボート映像メモリ３１０
のボート０ラインインクリメントｌＮＣ０信号として出
力すると、３ポート映像メモリ３１Ｏの垂直方向の書込
ラインアドレスが１進む。
クロック信号ＶＷＬＣＫを、３ボート映像メモリ３１０
のボート０ラインインクリメントｌＮＣ０信号として出
力すると、３ポート映像メモリ３１Ｏの垂直方向の書込
ラインアドレスが１進む。
垂直書込回数カウンタ２２Ｂに垂直書込ラインクロック
発生器２２４から出力される垂直書込ラインクロック信
号ＶＷＬＣＫのクロック数がＥ２になると、垂直書込回
数カウンタ２２Ｇは垂直書込回数信号■ｗＴをハイレベ
ルｒＨＪにして、垂直有効走査期間に対し、３ボート映
像メモリ３１０の書込を停止する（第９図（ｅ）参照）
。
発生器２２４から出力される垂直書込ラインクロック信
号ＶＷＬＣＫのクロック数がＥ２になると、垂直書込回
数カウンタ２２Ｇは垂直書込回数信号■ｗＴをハイレベ
ルｒＨＪにして、垂直有効走査期間に対し、３ボート映
像メモリ３１０の書込を停止する（第９図（ｅ）参照）
。
この書込の停止は次に垂直同期信号ＶＳＴＶがハイレベ
ルｒＨＪになるまで続く。
ルｒＨＪになるまで続く。
上述したように本実施例では、信号の単純な流れに対し
て、Ａ Ｄ Ｃ２１０及び３ポート映像メモリ３１Ｏに
出力する制御信号を制御することにより、従来は容易で
なかったスマート映像を実現できる。
て、Ａ Ｄ Ｃ２１０及び３ポート映像メモリ３１Ｏに
出力する制御信号を制御することにより、従来は容易で
なかったスマート映像を実現できる。
なお、上記動作はハイレベルｒＨＪをアクティブ論理と
したが、ローレベルｒＬＪをアクティブ論理としても同
じである。
したが、ローレベルｒＬＪをアクティブ論理としても同
じである。
本実施例により、映像信号ＶＳＴＶの任意の解像度、任
意のアスペクト比、任意の領域のウィンドウ表示及びマ
ルチストロボ静止画等の映像テクニックを、ＣＰＵ８２
０により容易に操作でき、かつ民生機器向けの低価、格
化の実現が容易であるため、今後普及するパソコンテレ
ビ、インテリジェンス端末、テレビ電話、スマートテレ
ビ等の映像機器の他映像を用いた監視カメラからに対す
る領域指定監視システム等も用いられ、今後映像と結び
付（機器にはなくてはならない。
意のアスペクト比、任意の領域のウィンドウ表示及びマ
ルチストロボ静止画等の映像テクニックを、ＣＰＵ８２
０により容易に操作でき、かつ民生機器向けの低価、格
化の実現が容易であるため、今後普及するパソコンテレ
ビ、インテリジェンス端末、テレビ電話、スマートテレ
ビ等の映像機器の他映像を用いた監視カメラからに対す
る領域指定監視システム等も用いられ、今後映像と結び
付（機器にはなくてはならない。
３ボート映像メモリ３１０はＣＰＵ６２０が映像データ
を書き込む場合には、以下の動作をする。
を書き込む場合には、以下の動作をする。
まず、ＣＩ’ Ｕ ［ｉ２０は書込制御部３４０の切換
制御信号ＣＣを制御して、映像データ選択部３２０及び
映像メモリ制御信号選択部３３０を切り換える。
制御信号ＣＣを制御して、映像データ選択部３２０及び
映像メモリ制御信号選択部３３０を切り換える。
この切り換えにより、３ボート映像メモリ３１０はデジ
タイズ制御部２２０が出力する書込制御信号ＶＣＴＶで
なく、書込制御部３４０が出力する書込制御信号ｖｃｐ
ｃが入力されることになる。
タイズ制御部２２０が出力する書込制御信号ＶＣＴＶで
なく、書込制御部３４０が出力する書込制御信号ｖｃｐ
ｃが入力されることになる。
ＣＰ Ｕ ８２０が出力する輝度信号ＬＳＰＣは書込制
御部３４０及び映像データ選択部３２０を介して３ボー
ト映像メモリ３１０に入力される。
御部３４０及び映像データ選択部３２０を介して３ボー
ト映像メモリ３１０に入力される。
３ボート映像メモリ３１０は書込制御部３４０が出力す
る書込制御信号ＷＣＰＣにより、この輝度信号ＬＳＰＣ
が書き込まれる。
る書込制御信号ＷＣＰＣにより、この輝度信号ＬＳＰＣ
が書き込まれる。
次に、３ボート映像メモリ３１０はＤＭＡ転送により輝
度信号がＣＰ ＩＪ ８２０に転送される。
度信号がＣＰ ＩＪ ８２０に転送される。
第１０図はこのＤＭＡ転送に関わる３ボート映像メモリ
３．ＬＯ、Ｆ Ｉ ＦＯメモリ３６０、ＦＩＦＯ読込制
御部３７０及びその周辺回路のプロ・ツク回路図である
。
３．ＬＯ、Ｆ Ｉ ＦＯメモリ３６０、ＦＩＦＯ読込制
御部３７０及びその周辺回路のプロ・ツク回路図である
。
なお、ＦＩＦＯメモリ３６０は３ポート映像メモリ８１
０と同じ又はそれ以上の記憶容量を有している。
０と同じ又はそれ以上の記憶容量を有している。
次に、ＣＰ Ｕ ８２０が３ボート映像メモリａｉｏの
記憶している輝度信号ＬＳＭＥＭをＤＭＡ転送により読
み出すときの動作について説明する。
記憶している輝度信号ＬＳＭＥＭをＤＭＡ転送により読
み出すときの動作について説明する。
まず、ＣＰ Ｕ ６２０に制御されている読込制御部３
５０は３ボート映像メモリ３１０から読み出す走査線の
オフセット値である走査線情報を３ボート映像メモリ３
１０に出力する。
５０は３ボート映像メモリ３１０から読み出す走査線の
オフセット値である走査線情報を３ボート映像メモリ３
１０に出力する。
ＦＩＦＯ読込制御部３７０は指定された走査線の輝度デ
ータＬＳＭＥＭを３ボート映像メモリ３１０をダイレク
ト・メモリ・アクセス（以下、ＤＭＡという）して、輝
度信号ＬＳＭＥＭを非同期Ｉ１０であるＦＩＦＯメそり
３６０の入力ボートに転送する。
ータＬＳＭＥＭを３ボート映像メモリ３１０をダイレク
ト・メモリ・アクセス（以下、ＤＭＡという）して、輝
度信号ＬＳＭＥＭを非同期Ｉ１０であるＦＩＦＯメそり
３６０の入力ボートに転送する。
ＣＰＵ６２０ ハＦ Ｉ ＦＯメモリ３６０ニ転送され
た輝度信号ＬＳＭＥＭをＦ Ｉ ＦＯメモＩＪ３８０
ノ出力ボートから読込制御部３５０及びＣＰＵバス８１
０を介して読み込む。
た輝度信号ＬＳＭＥＭをＦ Ｉ ＦＯメモＩＪ３８０
ノ出力ボートから読込制御部３５０及びＣＰＵバス８１
０を介して読み込む。
なお、本実施例ではパソコン本体とパソコンモニタとが
分離された状態において説明したが、当然これらはパソ
コンとパソコンモニタが一体においても実施できる。
分離された状態において説明したが、当然これらはパソ
コンとパソコンモニタが一体においても実施できる。
次に、第１０図に示したＤＭＡ回路の動作について、第
１１図のタイミングチャートを参照して説明する。
１１図のタイミングチャートを参照して説明する。
（１）ＦＩＦＯ読込制御部３７０が３ボート映像メモリ
３１０の水平方向のアドレスをリセットする水平クリア
信号ＨＣＬＲを輝度データバス３７１を介して３ボート
映像メモリ３１０に出力すると（第１１図（ｂ）参照）
、３ボート映像メモリ３１０がＯ番地にセットされる。
３１０の水平方向のアドレスをリセットする水平クリア
信号ＨＣＬＲを輝度データバス３７１を介して３ボート
映像メモリ３１０に出力すると（第１１図（ｂ）参照）
、３ボート映像メモリ３１０がＯ番地にセットされる。
又、水平クリア信号ＨＣＬＲの出力と同時にＦＩＦＯ読
込制御部３７０がＦＩＦＯメモリ３６０の入力部のアド
レスのリセット信号ＦＲＲ（水平クリア信号ＨＣＬＲを
ＮＯＴ回路３７２が反転した信号）信号をＦＩＦＯメモ
リ３６０に出力すると（第１１図（ｄ）参照）、ＦＩＦ
Ｏメモリ３６０の書込アドレスがＯ番地にセットされる
。
込制御部３７０がＦＩＦＯメモリ３６０の入力部のアド
レスのリセット信号ＦＲＲ（水平クリア信号ＨＣＬＲを
ＮＯＴ回路３７２が反転した信号）信号をＦＩＦＯメモ
リ３６０に出力すると（第１１図（ｄ）参照）、ＦＩＦ
Ｏメモリ３６０の書込アドレスがＯ番地にセットされる
。
（２）３ポート映像メモリ３１０のセット後、ＦＩＦＯ
読込制御部３７０の出力するクロック信号ＣＬＫが立上
る度毎に（第１１図（ａ）参照）、３ポート映像メモリ
３１０が輝度信号ＬＳＭＥＭを出力しく第１１図（ｃ）
参照）、ＦＩＦＯメモリ３６０が３ポート映像メモリ３
１０から出力された輝度信号ＬＳ）ＩＢＭを読み込む。
読込制御部３７０の出力するクロック信号ＣＬＫが立上
る度毎に（第１１図（ａ）参照）、３ポート映像メモリ
３１０が輝度信号ＬＳＭＥＭを出力しく第１１図（ｃ）
参照）、ＦＩＦＯメモリ３６０が３ポート映像メモリ３
１０から出力された輝度信号ＬＳ）ＩＢＭを読み込む。
（３）クロック信号ＣＬＫが立下がる度毎に（第１１図
（ａ）参照）、３ポート映像メモリ３１０のアドレス及
びＦＩＦＯメモリ３６０のアドレスが１ずつインクリメ
ントされ、３ポート映像メモリ３１０からの輝度信号Ｌ
ＳＭＥＭの読み出し及びＦＩＦＯメモリ３６０への輝度
信号ＬＳＭＥＨの書き込みが繰り返して実行される。
（ａ）参照）、３ポート映像メモリ３１０のアドレス及
びＦＩＦＯメモリ３６０のアドレスが１ずつインクリメ
ントされ、３ポート映像メモリ３１０からの輝度信号Ｌ
ＳＭＥＭの読み出し及びＦＩＦＯメモリ３６０への輝度
信号ＬＳＭＥＨの書き込みが繰り返して実行される。
（４）輝度信号ＬＳＭＥＭの読み出し及び書き込みがＮ
回（最大繰返数）行なわれると、ＦＩＦＯ読込制御部３
７０が水平クリア信号ＨＣＬＲ及びＦＲＲ信号を出力し
、３ポート映像メモリ３１０及びＦＩＦＯメモリ３６０
のアドレスを０番地にセットし、上述した動作を繰り返
す。
回（最大繰返数）行なわれると、ＦＩＦＯ読込制御部３
７０が水平クリア信号ＨＣＬＲ及びＦＲＲ信号を出力し
、３ポート映像メモリ３１０及びＦＩＦＯメモリ３６０
のアドレスを０番地にセットし、上述した動作を繰り返
す。
この場合、ＦＩＦＯ読込制御部３７０の出力するクロッ
ク信号ＣＬＫは３ポート映像メモリ３１０の読み出し条
件の仕様上から１０ＭＨｚ以上の周波数であるため、３
ポート映像メモリ３１０のリフレッシュタイミングとし
て使用する。
ク信号ＣＬＫは３ポート映像メモリ３１０の読み出し条
件の仕様上から１０ＭＨｚ以上の周波数であるため、３
ポート映像メモリ３１０のリフレッシュタイミングとし
て使用する。
次に、第１２図は３ポート映像メモリ３１０の輝度信号
を記憶したＦＩＦＯメモリ３６０のアドレスを所定の番
地にセットして、ＦＩＦＯメモリ３６０から輝度信号Ｌ
ＳＦＩＰＯを読み出すオフセット回路の回路図である。
を記憶したＦＩＦＯメモリ３６０のアドレスを所定の番
地にセットして、ＦＩＦＯメモリ３６０から輝度信号Ｌ
ＳＦＩＰＯを読み出すオフセット回路の回路図である。
このオフセット回路の動作について第１３図のタイミン
グチャートを参照して説明する。
グチャートを参照して説明する。
（１） ＣＰ Ｕ ６２０はＣＰＵバス６１０を介して
読込制御部３５０にＦＩＦＯメモリ３６０の読出オフセ
ット値Ｎをセットする。
読込制御部３５０にＦＩＦＯメモリ３６０の読出オフセ
ット値Ｎをセットする。
（２） ＣＰ Ｕ ６２０がハイレベルｒＨＪのＦＩＦ
Ｏ読込メモリリセット信号ＲＲを出力すると（第１３図
（ｂ）参照）、ＦＩＦＯ読込制御部３５０内のカウンタ
及びＦＩＦＯメモリ３６０内の読出アドレスが０番地に
セットされる。
Ｏ読込メモリリセット信号ＲＲを出力すると（第１３図
（ｂ）参照）、ＦＩＦＯ読込制御部３５０内のカウンタ
及びＦＩＦＯメモリ３６０内の読出アドレスが０番地に
セットされる。
又、ＦＩＦＯ読込メモリリセット信号ＲＲの出力により
、読込制御部３５０内のクロックをスタートさせるＦＩ
ＦＯ読込オフセット許可信号Ｃ８Ｔ及びクロックを停止
させるＦＩＦＯ読込オフセット終了信号ＣＥＮＤがロー
レベルｒＬＪになり、ＣＰＵ６２０がＦＩＦＯメモリ３
６０及びＦＩＦＯ読込制御部３５０にクロック信号ＣＬ
ＫをＮクロック分出力する。
、読込制御部３５０内のクロックをスタートさせるＦＩ
ＦＯ読込オフセット許可信号Ｃ８Ｔ及びクロックを停止
させるＦＩＦＯ読込オフセット終了信号ＣＥＮＤがロー
レベルｒＬＪになり、ＣＰＵ６２０がＦＩＦＯメモリ３
６０及びＦＩＦＯ読込制御部３５０にクロック信号ＣＬ
ＫをＮクロック分出力する。
（３）ＦＩＦＯ読込制御部３５０はクロック信号ＣＬＫ
がＮクロック分出力された後（第１３図（ａ）参照）、
ＦＩＦＯ読込オフセット終了信号ＣＥＮＤをハイレベル
ｒＨＪにしく第１３図（ｄ）参照）、ＦＩＦＯメモリ３
６０及びＦＩＦＯ読込制御部３５０に対するクロック信
号ＣＬＫの出力を停止させる。
がＮクロック分出力された後（第１３図（ａ）参照）、
ＦＩＦＯ読込オフセット終了信号ＣＥＮＤをハイレベル
ｒＨＪにしく第１３図（ｄ）参照）、ＦＩＦＯメモリ３
６０及びＦＩＦＯ読込制御部３５０に対するクロック信
号ＣＬＫの出力を停止させる。
このとき、ＦＩＦＯメモリ３８０はその出力部にＮ番地
の輝度信号ＬＳＰＩＰＯをＤＡＴＡ信号として出力する
。
の輝度信号ＬＳＰＩＰＯをＤＡＴＡ信号として出力する
。
又、ｐｘＦｏｉ込オフセット終了信号ＣＥＮＤはＣＰＵ
８２０に対しても出力され、ＣＰ Ｕ ６２０はチップ
セレクト・読込信号ＲＤ／Ｃ８のハイレベルｒＨＪによ
り、ＤＡＴＡ信号を読み込む。
８２０に対しても出力され、ＣＰ Ｕ ６２０はチップ
セレクト・読込信号ＲＤ／Ｃ８のハイレベルｒＨＪによ
り、ＤＡＴＡ信号を読み込む。
（４）チップセレクト・読込信号１？Ｄ／Ｃ９がローレ
ベルｒＬＪになると、ＦＩＦ○メモリ３６０のアドレス
が１だけインクリメントされる。
ベルｒＬＪになると、ＦＩＦ○メモリ３６０のアドレス
が１だけインクリメントされる。
クロック信号ＣＬＫは周波数がｌ ＯＭＨｚ以上と非常
に高いので、ＣＰＵ６２０の持つ読み込みサイクルによ
るＦＩＦＯ読込位置にオフセット時間より１７１Ｏ以下
のオフセット時間で済むため、ＣＰＵ８２０はＦＩＦＯ
メモリ３６０の任意の領域の輝度信号ＬＳＦＩＰＯの読
み込みを非常に効率良く行なうことができる。
に高いので、ＣＰＵ６２０の持つ読み込みサイクルによ
るＦＩＦＯ読込位置にオフセット時間より１７１Ｏ以下
のオフセット時間で済むため、ＣＰＵ８２０はＦＩＦＯ
メモリ３６０の任意の領域の輝度信号ＬＳＦＩＰＯの読
み込みを非常に効率良く行なうことができる。
上述したように３ポート映像メモリ３１０の出力部を１
０ （ＭＨｚ ）以上で動作させることができるので、
クロックＣＬＫ信号を３ポート映像メモリ３１０のダイ
ナミックメモリのリフレッシュタイミングとして使用で
きる。
０ （ＭＨｚ ）以上で動作させることができるので、
クロックＣＬＫ信号を３ポート映像メモリ３１０のダイ
ナミックメモリのリフレッシュタイミングとして使用で
きる。
そのため、３ボート映像メモリ３１ＯからＤＡＣ４１０
への輝度信号ＬＳＭＥＨの転送が中断されずに、パソコ
ンモニタへの輝度信号ＬＳＭＯＮには常時スーパーイン
ポーズされた映像が出力されることになる。
への輝度信号ＬＳＭＥＨの転送が中断されずに、パソコ
ンモニタへの輝度信号ＬＳＭＯＮには常時スーパーイン
ポーズされた映像が出力されることになる。
従って、これらは今後期待される映像機器となり得るパ
ソコンＴＶ、インテリジェンス端末、ＴＶ電話等の機器
に応用できる。
ソコンＴＶ、インテリジェンス端末、ＴＶ電話等の機器
に応用できる。
なお、第１３図に示したタイミングチャートの論理は、
説明上−例であり、これに限るものではない。
説明上−例であり、これに限るものではない。
なお、本実施例ではパソコン本体とパソコンモニタとが
分離された状態において、輝度データの転送を説明した
が、パソコンとパソコンモニタが一体である装置の場合
においてもできる。
分離された状態において、輝度データの転送を説明した
が、パソコンとパソコンモニタが一体である装置の場合
においてもできる。
次に、スーパーインポーズ制御部４２０はＣＰＵ６２０
により制御された条件に基づいて、３ボート映像メモリ
３１０及びＤ Ａ Ｃ４１０に読出制御信号及びクロッ
ク信号ＣＫＤＡを出力する ３ボート映像メモリ３１０は読出制御信号により、更新
されている輝度信号ＬＳ）ＩＢＭが読み出される。
により制御された条件に基づいて、３ボート映像メモリ
３１０及びＤ Ａ Ｃ４１０に読出制御信号及びクロッ
ク信号ＣＫＤＡを出力する ３ボート映像メモリ３１０は読出制御信号により、更新
されている輝度信号ＬＳ）ＩＢＭが読み出される。
Ｄ Ａ Ｃ４１０は３ボート映像メモリ３１０から読み
出された輝度信号ＬＳＭＥＭをアナログ信号ＬＳＤＡに
変換してビデオスイッチ５１０に出力する。
出された輝度信号ＬＳＭＥＭをアナログ信号ＬＳＤＡに
変換してビデオスイッチ５１０に出力する。
ＡＮＤ回路５３０はスーパーインポーズ制御部４２０が
出力するスーパーインポーズ許可信号とＣＰＵ８２０に
より制御されているミキシング制御部５２０が出力する
多重スーパーインポーズ許可信号とのＡＮＤ条件をとる
。
出力するスーパーインポーズ許可信号とＣＰＵ８２０に
より制御されているミキシング制御部５２０が出力する
多重スーパーインポーズ許可信号とのＡＮＤ条件をとる
。
ビデオスイッチ５１０はＡＮＤ回路５３０の出力信号に
基づいてスイッチング制御され、Ｄ Ａ Ｃ４１０が出
力する輝度信号ＬＳＭＥＭをパソコン本体側輝度信号Ｌ
ＳＰＣにスーパーインポーズして、パソコンモニタ輝度
信号ＬＳＭＯＮとして出力する。
基づいてスイッチング制御され、Ｄ Ａ Ｃ４１０が出
力する輝度信号ＬＳＭＥＭをパソコン本体側輝度信号Ｌ
ＳＰＣにスーパーインポーズして、パソコンモニタ輝度
信号ＬＳＭＯＮとして出力する。
次に、第１４図は第４図に示したスーツく−インポーズ
制御４２０及びその部の周辺回路のプロ・ツタ回路図で
ある。なお、ＡＮＤ回路５８０は除いである。
制御４２０及びその部の周辺回路のプロ・ツタ回路図で
ある。なお、ＡＮＤ回路５８０は除いである。
又、３ボート映像メモリ３１０は上述したソニー社製Ｃ
ＸＫ１２０Ｂ又は富士通社製ＭＢ８１Ｃ１５０１テあり
、３つの入出力ボートのうち、読出ボートを使用する。
ＸＫ１２０Ｂ又は富士通社製ＭＢ８１Ｃ１５０１テあり
、３つの入出力ボートのうち、読出ボートを使用する。
ソニー社製ＣＸＫ１２０６のデータシート番号７１２１
５−８Ｔの２７頁〜３１頁までにタイミングチャートが
記載されている。使用ボートは２頁のリードボート１を
用いる。
５−８Ｔの２７頁〜３１頁までにタイミングチャートが
記載されている。使用ボートは２頁のリードボート１を
用いる。
３ボート映像メモリ３１０はメモリ駆動クロック信号Ｈ
ＤＣＫがボート１シフト信号ＣＫＲＩに、メモリ垂直／
水平リセット信号ＭＲ９Ｔがボート１垂直クリアＶＣＬ
Ｒ１に、水平方向リセット信号ＨＲ３Ｔがボート１水平
クリアＨＣＬＲＩに、垂直オフセット信号ｖｏｐ’ｒ又
は垂直ラインクロック信号ＶＬＣＫがボート１ラインイ
ンクリメントＩＮｃＩに、ポ’−１−１出カイネーブル
ＲＥＩ （負論理）がボート１出カイネーブルＲＥＩ
（負論理）にそれぞれ入力される。
ＤＣＫがボート１シフト信号ＣＫＲＩに、メモリ垂直／
水平リセット信号ＭＲ９Ｔがボート１垂直クリアＶＣＬ
Ｒ１に、水平方向リセット信号ＨＲ３Ｔがボート１水平
クリアＨＣＬＲＩに、垂直オフセット信号ｖｏｐ’ｒ又
は垂直ラインクロック信号ＶＬＣＫがボート１ラインイ
ンクリメントＩＮｃＩに、ポ’−１−１出カイネーブル
ＲＥＩ （負論理）がボート１出カイネーブルＲＥＩ
（負論理）にそれぞれ入力される。
又、輝度信号ＬＳＭＥＭがボート１データ出力ＤＯ０゜
〜ＤＯ１３から読み出される。
〜ＤＯ１３から読み出される。
これらのポート１シフト信号（ＪＲＩ、ポート１垂直り
ＩＪ ７ ＶＣＬＲＬ 、ポート１水平クリア信号ＨＣ
ＬＲＩ、ボート１ラインインクリメント信号ｌＮＣｌ、
ボート１出カイネーブルＲＥＩ （負論理）、ボート
１データ出力ＤＯ０゜〜ＤＯ０３により、読出制御され
る輝度信号ＬＳＭＥＭは、４ビツト、即ち１６階調の白
黒色の輝度信号である。
ＩＪ ７ ＶＣＬＲＬ 、ポート１水平クリア信号ＨＣ
ＬＲＩ、ボート１ラインインクリメント信号ｌＮＣｌ、
ボート１出カイネーブルＲＥＩ （負論理）、ボート
１データ出力ＤＯ０゜〜ＤＯ０３により、読出制御され
る輝度信号ＬＳＭＥＭは、４ビツト、即ち１６階調の白
黒色の輝度信号である。
なお、４ビツト以上又はカラーの輝度信号も同様に取り
扱えることは言うまでもない。
扱えることは言うまでもない。
第１４図において、３１０は輝度信号ＬＳＭＥＭを記憶
している３ポート映像メモリ、４１０は輝度信号ＬＳＭ
ＥＭをアナログ変換して輝度信号ＬＳＤＡを出力するＤ
ＡＣ，５１０は切換信号入力端子に入力される切換信号
ＣＮＴにより、Ａ点又はＢ点の入力を、コモン点Ｃ点か
ら出力するビデオスイッチ、６２０は輝度信号ＬＳＰＣ
，水平同期信号Ｈ３ＰＣ及び垂直同期信号ｖｓｐｃを出
力するバフ：＋ン（７）Ｃ−ＰＵ、 ８１０ ハＣＰＵ
バス、４２１は水平基準読出ドツトクロック信号ＨＢＤ
ＣＫを出力する水平基準読出ドツトクロック発生器、４
２２は水平読出開始Ａ信号ＨＲ８Ａ及び水平読出力向リ
セット信号ＨＲ８Ｔを出力する水平読出開始カウンタ、
４２３は水平読出開始Ｂ信号ＨＲＳ Ｂを出力する水平
６４クロツクカウンタ、４２４は水平読出回数信号ＨＲ
Ｔを出力する水平読出回数カウンタ、４２５は水平読出
ドツトクロック信号ＩＩ Ｄ Ｄ Ａを出力する水平読
出ドツトクロック発生器、４２Ｂは水平基準読出ドツト
クロック発生器４２１のカウント数をＣＰ Ｕ ［ｉ２
０により任意に設定できる機能を有しており、垂直読出
オフセット信号ＶＲＯＰＴを出力するメモリ垂直読出オ
フセットカウンタ、４２７は垂直ブラッキング終了信号
ＶＢＥを出力する垂直ブラッキング数カウンタ、４２８
は垂直読出開始信号ＶＲ９を出力する垂直読出開始カウ
ンタ、４２９は垂直読出回数信号ＶＲＴを出力する垂直
読出回数カウンタ、４３０は垂直読出ラインクロック信
号Ｖｌ？ＬＣＫを出力する垂直読出ラインクロック発生
器、４３１はスーパーインポーズ許可信号５ＥＮＢＬ
’を出力するＡＮＤ回路、４３２は垂直読出オフセット
信号ＶＴＯＰＴ又は垂直読出ラインインクリメント信号
ＶＲＬＣＫのいずれか一方を垂直読出クリア信号ＶＣＬ
ＲＩとして出力するＯＲ回路、４３３はリードイネーブ
ルＲＥＩ信号を出力するＮＯＲ回路、４３４．４３５は
トライステート回路、４３Ｂはインバータ回路である。
している３ポート映像メモリ、４１０は輝度信号ＬＳＭ
ＥＭをアナログ変換して輝度信号ＬＳＤＡを出力するＤ
ＡＣ，５１０は切換信号入力端子に入力される切換信号
ＣＮＴにより、Ａ点又はＢ点の入力を、コモン点Ｃ点か
ら出力するビデオスイッチ、６２０は輝度信号ＬＳＰＣ
，水平同期信号Ｈ３ＰＣ及び垂直同期信号ｖｓｐｃを出
力するバフ：＋ン（７）Ｃ−ＰＵ、 ８１０ ハＣＰＵ
バス、４２１は水平基準読出ドツトクロック信号ＨＢＤ
ＣＫを出力する水平基準読出ドツトクロック発生器、４
２２は水平読出開始Ａ信号ＨＲ８Ａ及び水平読出力向リ
セット信号ＨＲ８Ｔを出力する水平読出開始カウンタ、
４２３は水平読出開始Ｂ信号ＨＲＳ Ｂを出力する水平
６４クロツクカウンタ、４２４は水平読出回数信号ＨＲ
Ｔを出力する水平読出回数カウンタ、４２５は水平読出
ドツトクロック信号ＩＩ Ｄ Ｄ Ａを出力する水平読
出ドツトクロック発生器、４２Ｂは水平基準読出ドツト
クロック発生器４２１のカウント数をＣＰ Ｕ ［ｉ２
０により任意に設定できる機能を有しており、垂直読出
オフセット信号ＶＲＯＰＴを出力するメモリ垂直読出オ
フセットカウンタ、４２７は垂直ブラッキング終了信号
ＶＢＥを出力する垂直ブラッキング数カウンタ、４２８
は垂直読出開始信号ＶＲ９を出力する垂直読出開始カウ
ンタ、４２９は垂直読出回数信号ＶＲＴを出力する垂直
読出回数カウンタ、４３０は垂直読出ラインクロック信
号Ｖｌ？ＬＣＫを出力する垂直読出ラインクロック発生
器、４３１はスーパーインポーズ許可信号５ＥＮＢＬ
’を出力するＡＮＤ回路、４３２は垂直読出オフセット
信号ＶＴＯＰＴ又は垂直読出ラインインクリメント信号
ＶＲＬＣＫのいずれか一方を垂直読出クリア信号ＶＣＬ
ＲＩとして出力するＯＲ回路、４３３はリードイネーブ
ルＲＥＩ信号を出力するＮＯＲ回路、４３４．４３５は
トライステート回路、４３Ｂはインバータ回路である。
パソコンが出力する輝度信号ＬＳＰＣはビデオスイッチ
５１０のＡ点に入力される。
５１０のＡ点に入力される。
又、水平同期信号Ｈ８ＰＣは水平基準読出ドツトクロッ
ク発生器４２１１水平読出開始カウンタ４２２、水平６
４クロツクカウンタ４２３、水平読出回数カウンタ４２
４、水平読出ドツトクロック発生器４２５、垂直ブラッ
キング数カウンタ４２７、垂直読出開始カウンタ４２８
、垂直読出回数カウンタ４２９、垂直読出ラインクロツ
タ発生器４３０及びパソコンモニタ（図示せず）にそれ
ぞれ入力される。
ク発生器４２１１水平読出開始カウンタ４２２、水平６
４クロツクカウンタ４２３、水平読出回数カウンタ４２
４、水平読出ドツトクロック発生器４２５、垂直ブラッ
キング数カウンタ４２７、垂直読出開始カウンタ４２８
、垂直読出回数カウンタ４２９、垂直読出ラインクロツ
タ発生器４３０及びパソコンモニタ（図示せず）にそれ
ぞれ入力される。
水平読出開始カウンタ４２２、水平６４クロツクカウン
タ４２３及び水平読出回数カウンメ４２４は水平同期信
号Ｈ３ＰＣによりそのカウント値がそれぞれリセットさ
れる。
タ４２３及び水平読出回数カウンメ４２４は水平同期信
号Ｈ３ＰＣによりそのカウント値がそれぞれリセットさ
れる。
さらに、垂直同期信号ｖｓｐｃは３ポート映像メモリ３
１０のボート１垂直クリアＶＣＬＲＩ 、Ｎ ＯＲ回路
４３３、垂直読出オフセットカウンタ４２６、垂直ブラ
ッキング数カウンタ４２７、垂直読出開始カウンタ４２
８、垂直読出回数カウンタ４２９、垂直読出ラインクロ
ック発生器４３０及びパソコンモニタにそれぞれ入力さ
れる。
１０のボート１垂直クリアＶＣＬＲＩ 、Ｎ ＯＲ回路
４３３、垂直読出オフセットカウンタ４２６、垂直ブラ
ッキング数カウンタ４２７、垂直読出開始カウンタ４２
８、垂直読出回数カウンタ４２９、垂直読出ラインクロ
ック発生器４３０及びパソコンモニタにそれぞれ入力さ
れる。
垂直読出オフセットカウンタ４２Ｂ、垂直ブランキング
数カウンタ４２７、垂直読出開始カウンタ４２８、垂直
読出回数カウンタ４２９は垂直同期信号ｖｓｐｃにより
そのカウント値がそれぞれリセットされる。
数カウンタ４２７、垂直読出開始カウンタ４２８、垂直
読出回数カウンタ４２９は垂直同期信号ｖｓｐｃにより
そのカウント値がそれぞれリセットされる。
水平基準読出ドツトクロック発生器４２１は、水平同期
信号Ｈ８ＰＣに同期し、水平同期信号Ｈ８ＰＣの数１０
０倍の周波数の信号を出力するＰＬＬ回路により構成さ
れており、パソコンモニタの水平ドツトクロック信号に
対応した水平基準読出ドツトクロック信号！（ＢＤＣＫ
を出力する。
信号Ｈ８ＰＣに同期し、水平同期信号Ｈ８ＰＣの数１０
０倍の周波数の信号を出力するＰＬＬ回路により構成さ
れており、パソコンモニタの水平ドツトクロック信号に
対応した水平基準読出ドツトクロック信号！（ＢＤＣＫ
を出力する。
水平基準読出ドツトクロック信号ＨＢ Ｄ ＣＫは水平
読出開始カウンタ４２２、水平６４り、ロックカウンタ
４２３、水平読出回数カウンタ４２４、垂直読出オフセ
ットカウンタ４２６及びトライステート回路４３５を介
して３ポート映像メモリ３１０のクロック信号ＨＤＣＫ
として３ポート映像メモリ３１０のポート１シフト信号
端子ＣＫＲＩに出力される。
読出開始カウンタ４２２、水平６４り、ロックカウンタ
４２３、水平読出回数カウンタ４２４、垂直読出オフセ
ットカウンタ４２６及びトライステート回路４３５を介
して３ポート映像メモリ３１０のクロック信号ＨＤＣＫ
として３ポート映像メモリ３１０のポート１シフト信号
端子ＣＫＲＩに出力される。
水平読出ドツトクロック発生器４２５は水平同期信号）
１ｓＰｃに同期し、水平同期信号１１３Ｐｃの周波数の
Ｎ１倍の周波数の信号を出力するＰＬＬ回路により構成
されており、水平読出ドツトクロック信号ＨＤＤＡを出
力する。
１ｓＰｃに同期し、水平同期信号１１３Ｐｃの周波数の
Ｎ１倍の周波数の信号を出力するＰＬＬ回路により構成
されており、水平読出ドツトクロック信号ＨＤＤＡを出
力する。
水平読出ドツトクロック信号ＨＤＤＡはトライステート
回路４３４を介して３ポート映像メモリ３１０のクロッ
ク信号ＨＤＣＫとして３ポート映像メモリ３１０のポー
ト１シフト信号端子ＣＫＲＩ及びＤ Ａ Ｃ４１０に出
力され、輝度信号ＬＳＭＥＭの読出クロック信号及びＤ
Ａ Ｃ４１０あ変換クロック信号として用いられる。
回路４３４を介して３ポート映像メモリ３１０のクロッ
ク信号ＨＤＣＫとして３ポート映像メモリ３１０のポー
ト１シフト信号端子ＣＫＲＩ及びＤ Ａ Ｃ４１０に出
力され、輝度信号ＬＳＭＥＭの読出クロック信号及びＤ
Ａ Ｃ４１０あ変換クロック信号として用いられる。
垂直読出ラインクロック発生器４３０は垂直同期信号Ｖ
ＳＰＣに同期し、垂直同期信号ｖｓｐｃの周波数のＮ２
倍の周波数の信号を出力するをＰＬＬ回路により構成さ
れており、垂直読出ラインクロック信号ＶＲＬＣＫを出
力する。
ＳＰＣに同期し、垂直同期信号ｖｓｐｃの周波数のＮ２
倍の周波数の信号を出力するをＰＬＬ回路により構成さ
れており、垂直読出ラインクロック信号ＶＲＬＣＫを出
力する。
垂直読出ラインクロック信号ＶＲＬＣＫは３ボート映像
メモリ３１０のクロック信号ＩＩ Ｄ ＣＫと同期して
おり、ＯＲ回路４３２を介して３ボート映像メモリ３１
０の垂直方向のアドレスであるラインアドレスを進める
ボート１ラインインクリメントｌＮＣｌ及びＯＲ回路４
３２、ＮＯＲ回路４３３を介してポート１出カイネーブ
ルＲＥＩ （負論理）に出力される。
メモリ３１０のクロック信号ＩＩ Ｄ ＣＫと同期して
おり、ＯＲ回路４３２を介して３ボート映像メモリ３１
０の垂直方向のアドレスであるラインアドレスを進める
ボート１ラインインクリメントｌＮＣｌ及びＯＲ回路４
３２、ＮＯＲ回路４３３を介してポート１出カイネーブ
ルＲＥＩ （負論理）に出力される。
これら水平基準読出ドツトクロック信号１１ＢＤＣＫ
。
。
水平読出ドツトクロック信号ＩＩ Ｄ Ｄ Ａ及び垂直
読出ラインクロック信号ＶＲＬＣＫにより、スーパイン
ポーズ回路４２０の基本的なタイミングを得る。
読出ラインクロック信号ＶＲＬＣＫにより、スーパイン
ポーズ回路４２０の基本的なタイミングを得る。
垂直読出オフセットカウンタ４２Ｂは３ボート映像メモ
リ３１０の読出開始オフセット点を決めるため、垂直同
期信号ｖｓｐｃによりカウト値がリセットされた後に、
水平基準読出ドツトクロック発生器４２１が出力する水
平基準読出ドツトクロック信号ＨＢＤＣＫに同期しなが
ら、３ボート映像メモリ３１０の垂直方向のラインアド
レスを加算する垂直オフセット信号ＶＯＰＴを出力する
。
リ３１０の読出開始オフセット点を決めるため、垂直同
期信号ｖｓｐｃによりカウト値がリセットされた後に、
水平基準読出ドツトクロック発生器４２１が出力する水
平基準読出ドツトクロック信号ＨＢＤＣＫに同期しなが
ら、３ボート映像メモリ３１０の垂直方向のラインアド
レスを加算する垂直オフセット信号ＶＯＰＴを出力する
。
垂直ブラッキング数カウンタ４２７は輝度信号ＬＳＰＣ
の垂直バックポーチ領域を削除させるためのカウンタ（
図示せず）が水平同期信号Ｈ８ＰＣのクロック数をカウ
ントし、垂直バックポーチ領域を過ぎると垂直ブラッキ
ング終了信号ＶＢＥを出力する。
の垂直バックポーチ領域を削除させるためのカウンタ（
図示せず）が水平同期信号Ｈ８ＰＣのクロック数をカウ
ントし、垂直バックポーチ領域を過ぎると垂直ブラッキ
ング終了信号ＶＢＥを出力する。
垂直読出開始カウンタ４２８は垂直ブラッキング数カウ
ンタ４２７が出力する許可信号である垂直ブラッキング
終了信号Ｖ１３Ｅの出力により、水平同期信号Ｈ８ＰＣ
のクロック数をカウントし、３ボート映像メモリ３１０
からの垂直方向に対する読出開始許可信号である垂直読
出開始信号ＶＲ８を出力する。
ンタ４２７が出力する許可信号である垂直ブラッキング
終了信号Ｖ１３Ｅの出力により、水平同期信号Ｈ８ＰＣ
のクロック数をカウントし、３ボート映像メモリ３１０
からの垂直方向に対する読出開始許可信号である垂直読
出開始信号ＶＲ８を出力する。
垂直読出回数カウンタ４２９は垂直読出開始カウンタ４
２８が出力する許可信号である輝度信号ＶＲ８の出力に
より、水平同期信号Ｈ８ＰＣのクロック数をカウントし
、３ボート映像メモリ３１０からの垂直方向に対する読
出期間である垂直読出回数信号ＶＲＴを出力する 垂直読出オフセットカウンタ４２６、垂直ブランキング
数カウンタ４２７、垂直読出開始カウンタ４２８及び垂
直読出回数カウンタ４２９により、３ボート映像メモリ
３１０の垂直制御をする。
２８が出力する許可信号である輝度信号ＶＲ８の出力に
より、水平同期信号Ｈ８ＰＣのクロック数をカウントし
、３ボート映像メモリ３１０からの垂直方向に対する読
出期間である垂直読出回数信号ＶＲＴを出力する 垂直読出オフセットカウンタ４２６、垂直ブランキング
数カウンタ４２７、垂直読出開始カウンタ４２８及び垂
直読出回数カウンタ４２９により、３ボート映像メモリ
３１０の垂直制御をする。
なお、垂直読出オフセットカウンタ４２６がカウントす
る水平基準読出ドツトクロック信号ＨＢＤＣＫのクロッ
ク数、垂直ブラッキング数カウンタ４２７がカウントす
る水平同期信号Ｈ３ＰＣのクロック数、垂直読出開始カ
ウンタ４２８がカウントする水平同期信号Ｈ８ＰＣのク
ロック数及び垂直読出回数カウンタ４２９がカウントす
る水平同期信号ｌｌ５Ｐｃのクロック数はＣＰ Ｕ ６
２０がそれぞれ任意の値に設定できる。
る水平基準読出ドツトクロック信号ＨＢＤＣＫのクロッ
ク数、垂直ブラッキング数カウンタ４２７がカウントす
る水平同期信号Ｈ３ＰＣのクロック数、垂直読出開始カ
ウンタ４２８がカウントする水平同期信号Ｈ８ＰＣのク
ロック数及び垂直読出回数カウンタ４２９がカウントす
る水平同期信号ｌｌ５Ｐｃのクロック数はＣＰ Ｕ ６
２０がそれぞれ任意の値に設定できる。
又、水平読出開始カウンタ４２２は水平基準読出ドツト
クロック発生器４２１が出力する水平基準読出ドツトク
ロック信号１１ＢＤＣＫのクロック数をカウントし、３
ボート映像メモリ３１０の水平方向に対する読出開始許
可信号である水平読出開始Ａ信号ＨＲ８Ａを出力する。
クロック発生器４２１が出力する水平基準読出ドツトク
ロック信号１１ＢＤＣＫのクロック数をカウントし、３
ボート映像メモリ３１０の水平方向に対する読出開始許
可信号である水平読出開始Ａ信号ＨＲ８Ａを出力する。
水平６４クロツクカウンタ１９２は水平読出開始カウン
タ４２２が出力する許可信号である水平読出開始Ａ信号
Ｉｔ ＲＳ Ａの出力により、水平基準読出ドツトクロ
ック発生器４２１が出力する基準ドツトクロック信号Ｈ
ＢＤＣＫのクロック数をカウントし、そのカウント値が
３ボート映像メモリ３１０の読出時の特性である６４ク
ロツクになると、水平読出開始Ｂ信号）ＩＲ３Ｂを出力
する。
タ４２２が出力する許可信号である水平読出開始Ａ信号
Ｉｔ ＲＳ Ａの出力により、水平基準読出ドツトクロ
ック発生器４２１が出力する基準ドツトクロック信号Ｈ
ＢＤＣＫのクロック数をカウントし、そのカウント値が
３ボート映像メモリ３１０の読出時の特性である６４ク
ロツクになると、水平読出開始Ｂ信号）ＩＲ３Ｂを出力
する。
水平読出回数カウンタ４２４は水平基準読出ドツトクロ
ック発生器４２１が出力する基準ドツトクロック信号Ｈ
ＢＤＣＫのクロック数をカウントし、３ボート映像メモ
リ３１０の水平方向に対する読出期間の許可信号である
水平読出回数信号ＨＲＴを出力する。
ック発生器４２１が出力する基準ドツトクロック信号Ｈ
ＢＤＣＫのクロック数をカウントし、３ボート映像メモ
リ３１０の水平方向に対する読出期間の許可信号である
水平読出回数信号ＨＲＴを出力する。
水平読出開始カウンタ４２２、水平６４クロツクカウン
タ１９２及び水平読出回数カウンタ４２４により、３ボ
ート映像メモリ３１０の水平制御をする。
タ１９２及び水平読出回数カウンタ４２４により、３ボ
ート映像メモリ３１０の水平制御をする。
なお、水平読出開始カウンタ４２２がカウントする水平
基準読出ドツトクロック信号１１ＢＤｃＫのクロック数
、水平読出回数カウンタ４２４がカウントする基準ドツ
トクロック信号ＨＢＤＣＫのクロック数はＣＰＵ６２０
がそれぞれ任意の値に設定できる。
基準読出ドツトクロック信号１１ＢＤｃＫのクロック数
、水平読出回数カウンタ４２４がカウントする基準ドツ
トクロック信号ＨＢＤＣＫのクロック数はＣＰＵ６２０
がそれぞれ任意の値に設定できる。
次に、スーパーインポーズ制御部４２０の動作について
、第１５図、第１６図、第１７図及び第１８図を参照し
て説明する。
、第１５図、第１６図、第１７図及び第１８図を参照し
て説明する。
なお、第１５図は３ボート映像メモリ３１０の垂直方向
の読出許可のタイミングチャートであり、第１６図は３
ボート映像メモリ３１０の垂直オフセットのタイミング
チャートであり、第１７図は３ボート映像メモリ３１０
の水平方向の読出許可のタイミングチャートであり、第
１８図は３ボート映像メモリ３１０の水平方向の読み出
しのタイミングチャートである。
の読出許可のタイミングチャートであり、第１６図は３
ボート映像メモリ３１０の垂直オフセットのタイミング
チャートであり、第１７図は３ボート映像メモリ３１０
の水平方向の読出許可のタイミングチャートであり、第
１８図は３ボート映像メモリ３１０の水平方向の読み出
しのタイミングチャートである。
まず、３ボート映像メモリ３１０の垂直方向の読出許可
について、第１５図を参照して説明する。
について、第１５図を参照して説明する。
垂直同期信号ｖｓｐｃがハイレベルｒＨＪになると（第
１５図（ａ）参照）、垂直ブラッキング数カウンタ４２
７、垂直読出開始カウンタ４２８及び垂直読出回数カウ
ンタ４２９がリセットされ、垂直ブラッキング終了信号
ＶＢＥ 、垂直読出開始信号ｖＲ８及び垂直読出回数信
号ＶＲＴがそれぞれローレベルｒＬＪになり（第１５図
（ｄ）、（ｅ）、（ｒ）参照）、垂直ブラッキング数カ
ウンタ４２７が水平同期信号Ｈ９ＰＣのクロック数をカ
ウントし、垂直バックポーチ領域を過ぎると垂直ブラッ
キング終了信号ＶＢＥをハイレベルｒＨＪにする（第１
５図（ｄ）参照）。
１５図（ａ）参照）、垂直ブラッキング数カウンタ４２
７、垂直読出開始カウンタ４２８及び垂直読出回数カウ
ンタ４２９がリセットされ、垂直ブラッキング終了信号
ＶＢＥ 、垂直読出開始信号ｖＲ８及び垂直読出回数信
号ＶＲＴがそれぞれローレベルｒＬＪになり（第１５図
（ｄ）、（ｅ）、（ｒ）参照）、垂直ブラッキング数カ
ウンタ４２７が水平同期信号Ｈ９ＰＣのクロック数をカ
ウントし、垂直バックポーチ領域を過ぎると垂直ブラッ
キング終了信号ＶＢＥをハイレベルｒＨＪにする（第１
５図（ｄ）参照）。
垂直ブラッキング終了信号ＶＢＥがハイレベルｒＨＪに
なると、垂直読出開始カウンタ４２８が水平同期信号Ｈ
８Ｐ’Ｃのクロック数のカウントを開始する。
なると、垂直読出開始カウンタ４２８が水平同期信号Ｈ
８Ｐ’Ｃのクロック数のカウントを開始する。
垂直読出開始カウンタ４２８がＣＰ Ｕ ８２０の設定
した値をカウントすると、垂直読出開始信号ＶＲ８をハ
イレベルｒＨＪにする（第１５図（ｅ）参照）。
した値をカウントすると、垂直読出開始信号ＶＲ８をハ
イレベルｒＨＪにする（第１５図（ｅ）参照）。
垂直読出開始信号ＶＲ３がハイ、レベルｒＨＪになると
、３ボート映像メモリ３１０が垂直方向に対して、輝度
信号ＬＳＭＥＨの読み出しの開始が許可されたことにな
るので、垂直読出回数カウンタ４２９が水平同期信号Ｈ
８ＰＣのクロック数のカウントを開始する。
、３ボート映像メモリ３１０が垂直方向に対して、輝度
信号ＬＳＭＥＨの読み出しの開始が許可されたことにな
るので、垂直読出回数カウンタ４２９が水平同期信号Ｈ
８ＰＣのクロック数のカウントを開始する。
垂直読出回数カウンタ４２９がＣＰ Ｕ ６２０の設定
した値をカウントすると、垂直読出回数信号ＶＲＴをハ
イレベルｒＨＪにする（第１５図（ｆ）参照）。
した値をカウントすると、垂直読出回数信号ＶＲＴをハ
イレベルｒＨＪにする（第１５図（ｆ）参照）。
ＡＮＤ回路４３１は水平読出開始Ｂ信号ＨＲ３Ｂがハイ
レベル「Ｈ」、水平読出回数信号ＨＲＴがローレベルｒ
ＬＪであるときは、垂直読出開始信号ＶＲ８がハイレベ
ルｒＨＪであり、垂直読出回数信号ＶＲＴがローレベル
ｒＬＪである期間だけ、ハイレベルｒＨＪのスーパーイ
ンポーズ許可信号５ＥＮＢＬを出力する。
レベル「Ｈ」、水平読出回数信号ＨＲＴがローレベルｒ
ＬＪであるときは、垂直読出開始信号ＶＲ８がハイレベ
ルｒＨＪであり、垂直読出回数信号ＶＲＴがローレベル
ｒＬＪである期間だけ、ハイレベルｒＨＪのスーパーイ
ンポーズ許可信号５ＥＮＢＬを出力する。
従って、３ボート映像メモリ３１０は水平方向の読出許
可に基づいて輝度信号Ｌ Ｓ Ｍ Ｅ Ｍが読み出され
る。
可に基づいて輝度信号Ｌ Ｓ Ｍ Ｅ Ｍが読み出され
る。
次に、３ボート映像メモリ３１０の垂直オフセットにつ
いて、第１６図を参照して説明する。
いて、第１６図を参照して説明する。
垂直同期信号ｖｓｐｃがハイレベルｒＨＪになると（第
１６図（ａ）参照）、垂直読出オフセットカウンタ４２
Ｂがリセットされ、基準ドツトクロック信号ＨＢＤＣＫ
のクロック数のカウントを開始する。
１６図（ａ）参照）、垂直読出オフセットカウンタ４２
Ｂがリセットされ、基準ドツトクロック信号ＨＢＤＣＫ
のクロック数のカウントを開始する。
垂直読出オフセットカウンタ４２′６がＣＰ Ｕ ８２
０の設定した値をカウントしながら、垂直読出オフセッ
ト信号■ＲＯＦＴをＯＲ回路４３２を介して３ボート映
像メモリ３１０のポート１ラインインクリメント１Ｎｃ
Ｌに出力しく第１６図（ｃ）参照）、３ボート映像メモ
リ３１０の垂直オフセットをする。
０の設定した値をカウントしながら、垂直読出オフセッ
ト信号■ＲＯＦＴをＯＲ回路４３２を介して３ボート映
像メモリ３１０のポート１ラインインクリメント１Ｎｃ
Ｌに出力しく第１６図（ｃ）参照）、３ボート映像メモ
リ３１０の垂直オフセットをする。
そのとき、ＮＯＲ回路４３３に垂直同期信号ｖｓｐｃ及
び垂直読出オフセット信号ＶＲＯＰＴが入力されている
ので、リードイネーブル信号ＲＥＩ （負論理）も３
ボート映像メモリ３１０のリードイネーブルＲＥＩ
（負論理）に出力される。
び垂直読出オフセット信号ＶＲＯＰＴが入力されている
ので、リードイネーブル信号ＲＥＩ （負論理）も３
ボート映像メモリ３１０のリードイネーブルＲＥＩ
（負論理）に出力される。
次に、３ボート映像メモリ３１０の水平方向の読出し許
可について、第１７図を参照して説明する。
可について、第１７図を参照して説明する。
水平同期信号Ｈ８ＰＣが出力されると、水平読出開始カ
ウンタ４２２、水平６４クロツクカウンタ４２３及び水
平読出回数カウンタ４２４がリセットされ、水平読出開
始Ａ信号）ＩＲ８Ａ、水平読出開始Ｂ信号ＨＲ９Ｂ及び
水平読出回数信号ＨＲＴがローレベルｒＬＪになる（第
１７図（ｄ） 、（ｅ） 、（ｆ）参照）。
ウンタ４２２、水平６４クロツクカウンタ４２３及び水
平読出回数カウンタ４２４がリセットされ、水平読出開
始Ａ信号）ＩＲ８Ａ、水平読出開始Ｂ信号ＨＲ９Ｂ及び
水平読出回数信号ＨＲＴがローレベルｒＬＪになる（第
１７図（ｄ） 、（ｅ） 、（ｆ）参照）。
水平読出開始カウンタ４２２は水平基準読出ドットクロ
ック発生器４２１が出力する基準ドツトクロック信号）
ＩＢＤｃＫのクロック数をカウントし、そのカウント値
がＣＰ Ｕ ８２０の設定した値になると、水平読出回
数信号）ＩＲ８ＡをハイレベルｒＨＪにする（第１７図
（ｄ）参照）。
ック発生器４２１が出力する基準ドツトクロック信号）
ＩＢＤｃＫのクロック数をカウントし、そのカウント値
がＣＰ Ｕ ８２０の設定した値になると、水平読出回
数信号）ＩＲ８ＡをハイレベルｒＨＪにする（第１７図
（ｄ）参照）。
水平読出開始Ａ信号ＨＲ９ＡがハイレベルｒＨＪになる
と、水平６４クロツクカウンタ４２３が基準ドツトクロ
ック信号ＨＢＤＣＫのクロック数のカウントをを開始し
、そのカウント値が６４になると、水平読出開始Ｂ信号
ＨＲ８ＢをハイレベルｒＨＪにする（第１７図（ＣＩ）
参照）。
と、水平６４クロツクカウンタ４２３が基準ドツトクロ
ック信号ＨＢＤＣＫのクロック数のカウントをを開始し
、そのカウント値が６４になると、水平読出開始Ｂ信号
ＨＲ８ＢをハイレベルｒＨＪにする（第１７図（ＣＩ）
参照）。
なお、水平６４クロツクカウンタ４２３は３ボート映像
メモリ３１０の特性上生じるもので、６４に限る訳では
ない。
メモリ３１０の特性上生じるもので、６４に限る訳では
ない。
水平読出開始Ｂ信号ＨＲ８ＢがハイレベルｒＨＪになる
と、３ポート映像メモリ３１０の水平方向の読出が許可
されたことになり、水平読出回数カウンタ４２４は基準
ドツトクロック信号ＨＢＤＣＫのクロック数のカウント
を開始し、そのカウント値がＣＰＵ６２０の設定した値
になると、水平読出回数信号）（ＲＴをハイレベル「Ｈ
」にする（第１７図＜ｎ参照）。
と、３ポート映像メモリ３１０の水平方向の読出が許可
されたことになり、水平読出回数カウンタ４２４は基準
ドツトクロック信号ＨＢＤＣＫのクロック数のカウント
を開始し、そのカウント値がＣＰＵ６２０の設定した値
になると、水平読出回数信号）（ＲＴをハイレベル「Ｈ
」にする（第１７図＜ｎ参照）。
ＡＮＤ回路４３１は垂直読出開始信号ＶＲ３がハイレベ
ルｒＨＪであり、垂直読出回数信号ＶＲＴがローレベル
ｒＬＪであるときは、水平読出開始Ｂ信号ＨＲ３Ｂがハ
イレベルｒＨＪであり、水平読出回数信号ＨＲＴがロー
レベルｒＬＪである期間だけ、ハイレベルｒＨＪのスー
パーインポーズ許可信号５ＥＮＢＬを出力する。
ルｒＨＪであり、垂直読出回数信号ＶＲＴがローレベル
ｒＬＪであるときは、水平読出開始Ｂ信号ＨＲ３Ｂがハ
イレベルｒＨＪであり、水平読出回数信号ＨＲＴがロー
レベルｒＬＪである期間だけ、ハイレベルｒＨＪのスー
パーインポーズ許可信号５ＥＮＢＬを出力する。
従って、３ポート映像メモリ３１０は垂直方向の読出許
可に基づいて、輝度信号ＬＳＭＥＭが読み出される。
可に基づいて、輝度信号ＬＳＭＥＭが読み出される。
次に、３ボート映像メモリ３１０の水平方向の読み出し
について、第１８図を参照して説明する。
について、第１８図を参照して説明する。
スーパーインポーズ許可信号５ＥＮＢＬがハイレベルｒ
ＨＪとなり（第１８図（ｅ）参照）、水平読出ドツトク
ロック発生器４２５が出力する水平読出ドツトクロック
信号ＨＤＤＡのクロックに基づいて（第１８図（ｂ）参
照）、３ポート映像メモリ３１０からの輝度信号ＬＳＭ
ＥＨの読み出し及びＤ Ａ Ｃ’４１０のアナログ変換
が行なわれたときのリードイネーブル信号ＲＥＩ も示
したものである。
ＨＪとなり（第１８図（ｅ）参照）、水平読出ドツトク
ロック発生器４２５が出力する水平読出ドツトクロック
信号ＨＤＤＡのクロックに基づいて（第１８図（ｂ）参
照）、３ポート映像メモリ３１０からの輝度信号ＬＳＭ
ＥＨの読み出し及びＤ Ａ Ｃ’４１０のアナログ変換
が行なわれたときのリードイネーブル信号ＲＥＩ も示
したものである。
パソコンの輝度信号ＬＳＰＣはビデオスイッチ５１０の
Ａ点に入力される。
Ａ点に入力される。
又、３ボート映像メモリ３１０から読み出され、Ｄ Ａ
Ｃ４１０がアナログ変換した輝度信号ＬＳＤＡはビデ
オスイッチ５１０のＢ点に入力される。
Ｃ４１０がアナログ変換した輝度信号ＬＳＤＡはビデ
オスイッチ５１０のＢ点に入力される。
ビデオスイッチ５１０の切り換えにより、ビデオスイッ
チ５１０の出力である輝度信号ＬＳＭＯＮは、パソコン
が出力する輝度信号ＬＳＰＣに対応する画像の中に、ア
ナログ変換した輝度信号ＬＳＤＡに対応する画像をスー
パー、インポーズした画像に対応する輝度信号ＬＳＭＯ
Ｎとして出力される。
チ５１０の出力である輝度信号ＬＳＭＯＮは、パソコン
が出力する輝度信号ＬＳＰＣに対応する画像の中に、ア
ナログ変換した輝度信号ＬＳＤＡに対応する画像をスー
パー、インポーズした画像に対応する輝度信号ＬＳＭＯ
Ｎとして出力される。
なお、輝度信号ＬＳＭＯＮの出力とともに、水平同期信
号Ｈ３ＰＣ及び垂直同期信号ｖｓｐｃもパソコンモニタ
に出力される。
号Ｈ３ＰＣ及び垂直同期信号ｖｓｐｃもパソコンモニタ
に出力される。
なお、上述したタイミングチャートは、−例であり、各
信号が正論理又は負論理であっても上述した動作をする
ことができる。
信号が正論理又は負論理であっても上述した動作をする
ことができる。
又、第１４図においては、ハイレベルｒＨＪのスーパー
インポーズ許可信号５ＥＮＢＬがＮＯＴ回路４３Ｂを介
してトライステート回路４３４に出力されているときは
、トライステート回路４３４が動作して、水平読出ドツ
トクロック信号）ＩＤＤＡを駆動クロック信号ＨＤＣＫ
として出力し、スーパーインポーズ許可信号５ＥＮＢＬ
がローレベルｒＬＪのトキハ、トライステート回路４３
５が動作して、基準ドツトクロック信号ＨＢＤＣＫを駆
動クロック信号ＨＤＣＫとして出力している。
インポーズ許可信号５ＥＮＢＬがＮＯＴ回路４３Ｂを介
してトライステート回路４３４に出力されているときは
、トライステート回路４３４が動作して、水平読出ドツ
トクロック信号）ＩＤＤＡを駆動クロック信号ＨＤＣＫ
として出力し、スーパーインポーズ許可信号５ＥＮＢＬ
がローレベルｒＬＪのトキハ、トライステート回路４３
５が動作して、基準ドツトクロック信号ＨＢＤＣＫを駆
動クロック信号ＨＤＣＫとして出力している。
本発明によれば、インテリジェント端末機、民生用のテ
レビにスーパーインポーズ制御部４２０を用いることに
より、テレビ電話、インターフオン等の映像を容品にス
ーパーインポーズできるため、モニタなしのテレビ電話
、インターフオンが実現でき、当然パソコンテレビとし
て、ワープロを操作しながら同一モニタ上で野球中継を
楽しめたり、ＣＡＩによるリアルな映像による教育、Ｖ
ＤＴ作業者に対するストレス予防対策、又コンピュータ
上により動画による監視システム等、映像がコンピュー
タ内で自由に制御されるこ、とにより新しいソフト的コ
ンピユータ化実現の一歩とも伝える。
レビにスーパーインポーズ制御部４２０を用いることに
より、テレビ電話、インターフオン等の映像を容品にス
ーパーインポーズできるため、モニタなしのテレビ電話
、インターフオンが実現でき、当然パソコンテレビとし
て、ワープロを操作しながら同一モニタ上で野球中継を
楽しめたり、ＣＡＩによるリアルな映像による教育、Ｖ
ＤＴ作業者に対するストレス予防対策、又コンピュータ
上により動画による監視システム等、映像がコンピュー
タ内で自由に制御されるこ、とにより新しいソフト的コ
ンピユータ化実現の一歩とも伝える。
次に、第１９図は輝度信号を多重スーパーインポーズす
る回路のブロック図である。
る回路のブロック図である。
パソコンが出力した輝度信号ＬＳＰＣはビデオスイッチ
５１０及び電圧比較器５４０に出力される。
５１０及び電圧比較器５４０に出力される。
電圧比較器５４０は輝度信号ＬＳＰＣが基準電圧Ｖより
大きいときはハイレベルｒＨＪ 、小さいときはローレ
ベルｒＬＪの比較信号ＣＯＭＰをＮＡＮＤ回路４５０に
出力する。
大きいときはハイレベルｒＨＪ 、小さいときはローレ
ベルｒＬＪの比較信号ＣＯＭＰをＮＡＮＤ回路４５０に
出力する。
又、スーパーインポーズ制御部４２０は比較信号ＣＯＭ
Ｐを有効にする許可信号ＣＥＮＢＬをＮＡＮＤ回路４５
０に出力する。
Ｐを有効にする許可信号ＣＥＮＢＬをＮＡＮＤ回路４５
０に出力する。
ＮＡＮＤ回路４５０は比較信号ＣＯＭＰがハイレベル「
Ｈ」、許可信号ＣＥＮＢＬがハイレベルｒＨＪのときに
のみ、ローレベルｒＬＪの許可信号ＮＥＮＢＬを出力す
る。
Ｈ」、許可信号ＣＥＮＢＬがハイレベルｒＨＪのときに
のみ、ローレベルｒＬＪの許可信号ＮＥＮＢＬを出力す
る。
ＡＮＤ回路４５１は３ボート映像メモリ３１０から読み
出され、Ｄ Ａ Ｃ４１０により変換された輝度信号Ｌ
ＳＤＡを輝度信号ＬＳＰＣにスーパーインポーズさせる
ことを許可する許可信号５ＥＮＢＬ 、輝度信号ＬＳＰ
Ｃに輝度信号ＬＳＤＡをスーパーインポーズすることを
許可する許可信号５ＳＥＮＢＬ及びＮＡＮＤ回路４５０
が出力する許可信号ＮＥＮＢＬが入力される。
出され、Ｄ Ａ Ｃ４１０により変換された輝度信号Ｌ
ＳＤＡを輝度信号ＬＳＰＣにスーパーインポーズさせる
ことを許可する許可信号５ＥＮＢＬ 、輝度信号ＬＳＰ
Ｃに輝度信号ＬＳＤＡをスーパーインポーズすることを
許可する許可信号５ＳＥＮＢＬ及びＮＡＮＤ回路４５０
が出力する許可信号ＮＥＮＢＬが入力される。
ビデオスイッチ５１０は輝度信号ＬＳＰＣ内に映像信号
ＬＳＤＡを、ＡＮＤ回路４５１が出力する切換信号ＣＮ
Ｔによりスーパーインポーズさせる。
ＬＳＤＡを、ＡＮＤ回路４５１が出力する切換信号ＣＮ
Ｔによりスーパーインポーズさせる。
輝度信号ＬＳＰＣ内に輝度信号ＬＳＤＡをスーパーイン
ポーズしているときに、輝度信号ＬＳＰＣのレベルが発
生すると、電圧比較器５４０の出力信号ＣＯＭＰがハイ
レベルｒＨＪになる。
ポーズしているときに、輝度信号ＬＳＰＣのレベルが発
生すると、電圧比較器５４０の出力信号ＣＯＭＰがハイ
レベルｒＨＪになる。
このとき、スーパーインポーズ制御部４２０が許可信号
ＣＥＮＢＬをＮＡＮＤ回路４５０に出力していると、Ｎ
ＡＮＤ回路４５０がローレベルｒＬＪの許可信号ＮＥＮ
ＢＬを出力し、 ＡＮＤ回路４５１が出力する切換信号ＣＮＴが輝度信号
ＬＳＰＣのレベル時間だけローレベルｒＬＪとなる。
ＣＥＮＢＬをＮＡＮＤ回路４５０に出力していると、Ｎ
ＡＮＤ回路４５０がローレベルｒＬＪの許可信号ＮＥＮ
ＢＬを出力し、 ＡＮＤ回路４５１が出力する切換信号ＣＮＴが輝度信号
ＬＳＰＣのレベル時間だけローレベルｒＬＪとなる。
従って、輝度信号ＬＳＤＡ内でさらに輝度信号ＬＳＰＣ
がパソコンモニタの輝度信号ＬＳＭＯＮ上でスーパーイ
ンポーズされることになる。
がパソコンモニタの輝度信号ＬＳＭＯＮ上でスーパーイ
ンポーズされることになる。
第２０図は第１９図の動作を示すタイミングチャートで
ある。
ある。
なお、許可信号５ＥＮＢＬと許可信号ＣＥＮＢＬはハイ
レベルｒＨＪ とする。
レベルｒＨＪ とする。
これらにより得られたパソコンモニタの輝度信号ＬＳＭ
ＯＮ （第２０図（ｉ）参照）は、輝度信号ＬＳＰＣ
（第２０図（ａ、）参照）に輝度信号（第２０図（ｂ）
参照）ＬＳＤＡがスーパーインポーズされ、輝度信号Ｌ
ＳＤＡの走査中、輝度信号ＬＳＰＣで作成された文字、
特殊形状を映像信号ＬＳＤＡ内をさらにスーパーインポ
ーズさせたことになる。
ＯＮ （第２０図（ｉ）参照）は、輝度信号ＬＳＰＣ
（第２０図（ａ、）参照）に輝度信号（第２０図（ｂ）
参照）ＬＳＤＡがスーパーインポーズされ、輝度信号Ｌ
ＳＤＡの走査中、輝度信号ＬＳＰＣで作成された文字、
特殊形状を映像信号ＬＳＤＡ内をさらにスーパーインポ
ーズさせたことになる。
なお、上述した動作は正論理又は負論理に拘らず成立す
ることは言うまでもない。
ることは言うまでもない。
又、ＡＮＤ回路４５１及びＮＡＮＤ回路４５０はＯＲ回
路、マルチプレクサ、アナログスイッチ等のスイッチ機
能を有する全てにおいても容易に実現できる容易な回路
である。
路、マルチプレクサ、アナログスイッチ等のスイッチ機
能を有する全てにおいても容易に実現できる容易な回路
である。
輝度信号ＬＳＰＣ内に輝度信号ＬＳＩ）Ａをスーパーイ
ンポーズさせることは一般的であるが譬さらに輝度信号
Ｌ Ｓ Ｄ Ａ内に輝度信号ＬＳＰＣをスーパーインポ
ーズさせることは非常に時間を要し、まして、輝度信号
ＬＳＤＡが動画の場合等は不可能であった。
ンポーズさせることは一般的であるが譬さらに輝度信号
Ｌ Ｓ Ｄ Ａ内に輝度信号ＬＳＰＣをスーパーインポ
ーズさせることは非常に時間を要し、まして、輝度信号
ＬＳＤＡが動画の場合等は不可能であった。
しかし、本発明のように輝度信号ＬＳＤＡ内で表示させ
たい文字、特殊形状を輝度信号ＬＳＤＡの同一位置にお
いて輝度信号ＬＳＰＣに出力し、輝度信号ＬＳＰＣのレ
ベルの部分のみ、輝度信号ＬＳＤＡのスーパーインポー
ズを解除させるだけで、従来、輝度信号ＬＳＤＡの動画
においても問題なく、又非常に容易な回路で実現できる
ため、今後の映像処理回路において必要不可欠である。
たい文字、特殊形状を輝度信号ＬＳＤＡの同一位置にお
いて輝度信号ＬＳＰＣに出力し、輝度信号ＬＳＰＣのレ
ベルの部分のみ、輝度信号ＬＳＤＡのスーパーインポー
ズを解除させるだけで、従来、輝度信号ＬＳＤＡの動画
においても問題なく、又非常に容易な回路で実現できる
ため、今後の映像処理回路において必要不可欠である。
次に、映像静止画を出力する場合の動作について説明す
る。
る。
映像信号デコーダ１４０は輝度信号ＬＳＴＶから得られ
た垂直同期信号■ＳＴ■をＡＮＤ回路８１０に出力する
。一方、ＣＰＵ６２０は映像の静止画にオン・オフさせ
るオン・オフ信号をＡＮＤ回路８１０に出力する。
た垂直同期信号■ＳＴ■をＡＮＤ回路８１０に出力する
。一方、ＣＰＵ６２０は映像の静止画にオン・オフさせ
るオン・オフ信号をＡＮＤ回路８１０に出力する。
ＣＰ Ｕ ８２０がＡＮＤ回路８１０に映像の静止オン
であるローレベルｒＬＪのオン・オフ信号を出力するこ
とにより、映像信号デコーダ１４０からの垂直同期信号
ｙｓ’ｒｖは、垂直書込ラインクロック発生器２２４、
垂直書込開始カウンタ２２５、垂直書込回数カウンタ２
２Ｂ、垂直オフセットカウンタ２２７及び３ボート映像
メモリ３１０に出力されなくなる。
であるローレベルｒＬＪのオン・オフ信号を出力するこ
とにより、映像信号デコーダ１４０からの垂直同期信号
ｙｓ’ｒｖは、垂直書込ラインクロック発生器２２４、
垂直書込開始カウンタ２２５、垂直書込回数カウンタ２
２Ｂ、垂直オフセットカウンタ２２７及び３ボート映像
メモリ３１０に出力されなくなる。
垂直同期信号ＶＳＴＶが出力されなくなると、垂直書込
ラインクロック発生器２２４、垂直書込開始カウンタ２
２５、垂直書込回数カウンタ２２６、垂直オフセットカ
ウンタ２２７及び３ボート映像メモリ３１０は垂直同期
信号ｙｓ’ｒｖによりセットアツプされなくなる。
ラインクロック発生器２２４、垂直書込開始カウンタ２
２５、垂直書込回数カウンタ２２６、垂直オフセットカ
ウンタ２２７及び３ボート映像メモリ３１０は垂直同期
信号ｙｓ’ｒｖによりセットアツプされなくなる。
このため、３ボート映像メモリ３１０は垂直方向の制御
系がリセットされないため、書き込み動作が自然と停止
する。
系がリセットされないため、書き込み動作が自然と停止
する。
従って、ＣＰ Ｕ ６２０はどんな時でも静止画の制御
信号を出力でき、次のジョブに入ることができる。
信号を出力でき、次のジョブに入ることができる。
又、映像の静止をオフする場合も、ＡＮＤ回路８１０に
対し必要なときに、ＣＰ Ｕ ６２０が制御信号を出力
できる。
対し必要なときに、ＣＰ Ｕ ６２０が制御信号を出力
できる。
ＣＰ Ｕ ６２０が今後多目的なジョブをマルチで行な
ってゆく高速処理が要求されており、数１０ｍ５を損失
することがスループットやターンランドに影響を与え大
きな課題となってくる。
ってゆく高速処理が要求されており、数１０ｍ５を損失
することがスループットやターンランドに影響を与え大
きな課題となってくる。
従って、本発明により容易な回路構成により、数１０ｍ
５の損失がなくなる。
５の損失がなくなる。
［発明の効果］
以上説明したように本発明によれば、デコード手段が第
１の映像信号を第１の輝度信号、第１の水平同期信号及
び第１の垂直同期信号に分離し、アナログデジタル変換
手段し、記憶手段がデジタル変換した第１の輝度信号を
記憶する。さらに、デジタルアナログ変換手段が記憶手
段の記憶して、いる輝度信号をアナログ変換し、ミキシ
ング手段が記憶手段から読み出し、アナログ変換した輝
度信号及び第２の輝度信号のうちいずれか一方を、第３
の輝度信号として選択出力するようにしたので、第２の
輝度信号の対応する画像に対して、第１の輝度信号に対
応する画像を所望の位置、所望の大きさ及び所望のタイ
ミングで表示できる画像処理装置が得られるという効果
を奏する。
１の映像信号を第１の輝度信号、第１の水平同期信号及
び第１の垂直同期信号に分離し、アナログデジタル変換
手段し、記憶手段がデジタル変換した第１の輝度信号を
記憶する。さらに、デジタルアナログ変換手段が記憶手
段の記憶して、いる輝度信号をアナログ変換し、ミキシ
ング手段が記憶手段から読み出し、アナログ変換した輝
度信号及び第２の輝度信号のうちいずれか一方を、第３
の輝度信号として選択出力するようにしたので、第２の
輝度信号の対応する画像に対して、第１の輝度信号に対
応する画像を所望の位置、所望の大きさ及び所望のタイ
ミングで表示できる画像処理装置が得られるという効果
を奏する。
又、各構成手段を一枚の拡張スロットカード上に構成し
たので、コンパクトな画像処理装置が得られる。
たので、コンパクトな画像処理装置が得られる。
又、第１の垂直同期信号、水平書込クリア信号、水平書
込ドツトクロック信号、水平書込開始信号、水平書込回
数信号、垂直書込開始信号、垂直書込回数信号及び垂直
書込ラインクロック信号に基づいて、ライトイネーブル
信号を出力し、水平書込開始信号及び垂直書込開始信号
が出力されている間、アドレス信号、書込シフト信号及
び書込ラインインクリメント信号により特定される映像
メモリのエリアに、所望の位置に及び所望の大きさで第
１の輝度信号を書き込むことができる。
込ドツトクロック信号、水平書込開始信号、水平書込回
数信号、垂直書込開始信号、垂直書込回数信号及び垂直
書込ラインクロック信号に基づいて、ライトイネーブル
信号を出力し、水平書込開始信号及び垂直書込開始信号
が出力されている間、アドレス信号、書込シフト信号及
び書込ラインインクリメント信号により特定される映像
メモリのエリアに、所望の位置に及び所望の大きさで第
１の輝度信号を書き込むことができる。
又、第１の垂直同期信号を、映像メモリ、垂直書込オフ
セットカウンタ、垂直書込ラインクロック発生器、垂直
書込開始カウンタ及び垂直書込回数カウンタに出力しな
いようにして、容易に静止画像が得られる。
セットカウンタ、垂直書込ラインクロック発生器、垂直
書込開始カウンタ及び垂直書込回数カウンタに出力しな
いようにして、容易に静止画像が得られる。
又、第１の輝度信号の他に制御手段が出力する第２の輝
度信号を書き込むことができる。
度信号を書き込むことができる。
又、第１の輝度信号のモニタへの出力を妨げることなく
、この第１の輝度信号を制御手段の制御に従って、容易
に制御手段が読み出すことができる。
、この第１の輝度信号を制御手段の制御に従って、容易
に制御手段が読み出すことができる。
又、ビデオスイッチをスーパーインポーズ許可信号に基
づいて切り換え、映像メモリから読み出され、デジタル
アナログ変換回路によりアナログ変換された第１の輝度
信号及び第３の輝度信号を選択出力できる。
づいて切り換え、映像メモリから読み出され、デジタル
アナログ変換回路によりアナログ変換された第１の輝度
信号及び第３の輝度信号を選択出力できる。
さらに、第３の輝度信号に第１の輝度信号をスーパーイ
ンポーズし、この第１の輝度信号に第３の輝度信号をさ
らにスーパーインポーズする、いわゆるダブルス−バー
インポーズが容易に行なえる。
ンポーズし、この第１の輝度信号に第３の輝度信号をさ
らにスーパーインポーズする、いわゆるダブルス−バー
インポーズが容易に行なえる。
第１図は本発明の一実施例に係る画像処理装置の概略的
なブロック構成図、第２図は第１図に示した画像処理装
置の外観図、第３図は第２図に示した拡張スロットカー
ドを内蔵したパソコン本体の外観図、第４図は第１図に
示した画像処理装置の主要部の詳細なブロック回路図、
第５図は第２図に示した拡張スロットカードとチューナ
との接続図、第６図は第１図に示した画像処理装置の操
作説明図、第７図はメモリマツプ、第８図は第４図に示
したデジタイズ制御部及びその周辺回路の回路図、第９
図は第４図に示したデジタイズ制御部及びその周辺回路
の動作を示すタイミングチャート、第１０図は第４図に
示したＤＭＡ回路の回路図、第１１図は第１１図に示し
たＤＭＡ回路の動作を示すタイミングチャート、第１２
図はオフセット回路の回路図、第１３図は第１２図に示
したオフセット回路の動作を示すタイミングチャート、
第１４図は第４図に示したスーパーインポーズ制御部及
びその周辺回路の回路図、第１５図、第１６図、第１７
図は及び第１８図は第１４図に示したスーパーインポー
ズ制御部及びその周辺回路の動作を示すタイミングチャ
ート、第１９図は多重スーパーインポーズ制御部の回路
図、第２０図は第１９図に示した多重スーパーインポー
ズ制御部の動作を示すタイミングチャート、第２１図は
従来の画像処理装置のブロック構成図である。 １００・・・映像デコーダ、ＬＯＩ・・・音声信号端子
、１０２・・・音声信号端子、１０３・・・映像信号端
子、１１０・・・音声信号選択回路、１２０・・・音量
制御回路、１３０・・・映像信号選択回路、１４０・・
・映像信号デコーダ、２００・・・ＡＤＣ制御部、２１
０・・・ＡＤＣ，２２０・・・デジタイズ制御部、２２
１・・・水平書込ドツトクロック発生器、２２２・・・
水平書込開始カウンタ、２２３・・・水平書込回数カウ
ンタ、２２４・・・垂直書込ラインクロック発生器、２
２５・・・垂直書込開始カウンタ、２２６・・・垂直書
込回数カウンタ、２２７・・・垂直書込オフセットカウ
ンタ、２２８・・・ＮＯＲ回路、２２９・・・ＡＮＤ回
路、２３０・・・ＯＲ回路、３００・・・３ポ一ト映像
メモリ制御部、３１０・・・３ポート映像メモリ、３２
０・・・映像データ選択回路、３３０・・・映像メモリ
制御信号選択回路、３４０・・・書込制御部、３５０・
・・ＦＩＦＯメモリ、３６０・・・ＦＩＦＯ読込制御部
、３７０・・・読込制御部、４００・・・ＤＡＣ制御部
、４１０・・・ＤＡＣ，４２０・・・スーパーインポー
ズ制御部、４２１・・・水平基準読出ドツトクロック発
生器、４２２・・・水平読出開始カウンタ、４２３・・
・水平６４クロツクカウンタ、４２４・・・水平読出回
数カウンタ、４２５・・・水平読出ドツトクロック発生
器、４２６・・・垂直読出オフセットカウンタ、４２７
・・・垂直ブランキング数カウンタ、４２８・・・垂直
読出開始カウンタ、４２９・・・垂直読出回数カウンタ
、４３０・・・垂直読出ラインクロック発生器、４３１
・・・ＡＮＤ回路、４３２・・・ＯＲ回路、４３３・・
・ＮＯＲ回路、４３４．４３５・・・トライステート回
路、４３６・・・インバータ回路、４５０・・・ＮＡＮ
ＤＡＮＤ回路１・・・ＡＮＤ回路、５００・・・映像ミ
キシング制御部、５１０・・・ビデオスイッチ、５２０
・・・ミキシング制御部、５３０・・・ＡＮＤ回路、５
４０・・・電圧比較器、６００・・・ＣＰＵ制御部、６
１０・・・データバス（ＣＰＵバス）、６２０・・・Ｃ
ＰＵ。 ７００・・・パソコン本体、７０１・・・パソコンモニ
タ、７０２・・・キーボード、７０３・・・マウス、７
０４・・・拡張スロットカード、７０５・・・本体間映
像ケーブル、７０６・・・モニタ間映像ケーブル、７１
０・・・チューナ、７１１・・・アンテナ、７１２・・
・チューナ制御コネクタ、７１３．７１４．７１５・・
・出力コネクタ、７１６・・・プラグ、７１７・・・ヘ
ッドホン、 ＶＳＴＶ・・・チューナの映像信号、ＬＳＴＶ・・・チ
ューナの輝度信号、５ＳＴＶ・・・チューナの同期信号
、ＨＳ Ｔ Ｖ・・・チューナの水平同期信号、ＶＳＴ
Ｖ・・・チューナの水平同期信号、ＡＳＴＶ・・・チュ
ーナの音声信号、ＶＳＥＸ・・・ＶＴＲの映像信号、Ａ
ＳＥＸ−Ｖ Ｔ Ｒノ音声信号、ＤＩＮＯ。 ＤＩＮＩ、ＤＩＮ２、ＤＩＮ３・・・ボート０データ入
力、ＡＤＤＯｌＡＤＤＩ、 ＡＤＤ２・・・アドレス人
力、ｌＮＣ０・・・ボート０ラインインクリメント、Ｈ
ＣＬＲＯ・・・ボート０水平クリア、ＶＣＬＲＯ・・・
ボートＯ垂直クリア、ＷＥ （負論理）・・・ボート０
ライトイネーブル、ＬＳＭＥＭ・・・メモリの輝度信号
、ＣＫ）１１・・・ポート１シフト信号、ＶＣＬＲＩ・
・・ボート１垂直クリア、ＨＣＬＲＩ・・・ボート１水
平クリア、ｌＮＣｌ・・・ボート１ラインインクリメン
ト、Ｉ？Ｅ１ （負論理）・・・ボート１出カイネー
ブル、ｏｏｆｏ、 Ｄｏｌｌ。 Ｄ０１２、ＤＯ１３・−・ボート１データ出力、ＬＳＰ
Ｃ−Ｐ Ｃの輝度信号、Ｈ２ＰＯ・・・ＰＣの水平同期
信号、ＶＳＰＣ・・・ＰＣの垂直同期信号、ＡＳＭＯＮ
・・・モニタの音声信号、ＶＳＭＯＮ・・・モニタの映
像信号、ＬＳＭＯＮ・・・モニタの輝度信号、ＷＥＴＶ
、ＷＥＰＣ・・・映像メモリ制御信号、Ｖｒ・・・基準
電圧、Ｉ（ＤＣＫ・・・水平書込ドツトクロック信号、
ＨＷ Ｓ・・・水平書込開始信号、ＩＩＷＴ・・・水平
書込回数信号、■ｗＳ・・・垂直書込開始信号、ＶＷＴ
・・・垂直書込回数信号、ＶＥＮＢＬ・・・書込許可信
号、ＶＷＬＣＫ・・・垂直書込ラインクロック信号、Ｖ
ＶＯＦＴ・・・垂直書込オフセット信号、１ｌｌＥ・・
・ライトイネーブル信号、ＢＳＹＮＣ・・・基本同期信
号、ＣＣ・・・書込制御回路の切換制御信号、ＨＢＤＣ
Ｋ・・・水平基準読出ドツトクロック信号、ＨＲ３Ａ・
・・水平読出開始Ａ信号、Ｉｔ ＲＳ Ｔ・・・メモリ
水平方向リセット信号、ＨＲＳ Ｂ・・・水平読出開始
Ｂ信号、ＨＲＴ・・・水平読出回数信号、ＨＤＤＡ・・
・水平読出ドツトクロック信号、ＶＲＯＰＴ・・・垂直
読出オフセット信号、ＶＢＥ・・・垂直ブラッキング終
了信号、ＶＨ２・・・垂直読出開始信号、ＶＲＴ・・・
垂直読出回数信号、ＶＲＬＣＫ・・・垂直読出ラインク
ロック信号、５ＥＮＢＬ・・・スーパーインポーズ許可
信号、ＬＳＤＡ・・・輝度信号、）ＩＤｃＫ・・・メモ
リ駆動クロック信号、ＭＩ？ＳＴ・・・メモリ垂直／水
平リセット信号、ＨＳ Ｐ Ｃ・・・水平同期信号、ｖ
ｓｐｃ・・・垂直同期信号、５ＥＮＢＬ・・・許可信号
、５ＳＥＮＢＬ・・・許可信号、ＣＥＮＢＬ・・・許可
信号、ＣＯＭＰ・・・比較信号、ＮＥＮＢＬ・・・許可
信号、ＣＮＴ・・・切換信号。
なブロック構成図、第２図は第１図に示した画像処理装
置の外観図、第３図は第２図に示した拡張スロットカー
ドを内蔵したパソコン本体の外観図、第４図は第１図に
示した画像処理装置の主要部の詳細なブロック回路図、
第５図は第２図に示した拡張スロットカードとチューナ
との接続図、第６図は第１図に示した画像処理装置の操
作説明図、第７図はメモリマツプ、第８図は第４図に示
したデジタイズ制御部及びその周辺回路の回路図、第９
図は第４図に示したデジタイズ制御部及びその周辺回路
の動作を示すタイミングチャート、第１０図は第４図に
示したＤＭＡ回路の回路図、第１１図は第１１図に示し
たＤＭＡ回路の動作を示すタイミングチャート、第１２
図はオフセット回路の回路図、第１３図は第１２図に示
したオフセット回路の動作を示すタイミングチャート、
第１４図は第４図に示したスーパーインポーズ制御部及
びその周辺回路の回路図、第１５図、第１６図、第１７
図は及び第１８図は第１４図に示したスーパーインポー
ズ制御部及びその周辺回路の動作を示すタイミングチャ
ート、第１９図は多重スーパーインポーズ制御部の回路
図、第２０図は第１９図に示した多重スーパーインポー
ズ制御部の動作を示すタイミングチャート、第２１図は
従来の画像処理装置のブロック構成図である。 １００・・・映像デコーダ、ＬＯＩ・・・音声信号端子
、１０２・・・音声信号端子、１０３・・・映像信号端
子、１１０・・・音声信号選択回路、１２０・・・音量
制御回路、１３０・・・映像信号選択回路、１４０・・
・映像信号デコーダ、２００・・・ＡＤＣ制御部、２１
０・・・ＡＤＣ，２２０・・・デジタイズ制御部、２２
１・・・水平書込ドツトクロック発生器、２２２・・・
水平書込開始カウンタ、２２３・・・水平書込回数カウ
ンタ、２２４・・・垂直書込ラインクロック発生器、２
２５・・・垂直書込開始カウンタ、２２６・・・垂直書
込回数カウンタ、２２７・・・垂直書込オフセットカウ
ンタ、２２８・・・ＮＯＲ回路、２２９・・・ＡＮＤ回
路、２３０・・・ＯＲ回路、３００・・・３ポ一ト映像
メモリ制御部、３１０・・・３ポート映像メモリ、３２
０・・・映像データ選択回路、３３０・・・映像メモリ
制御信号選択回路、３４０・・・書込制御部、３５０・
・・ＦＩＦＯメモリ、３６０・・・ＦＩＦＯ読込制御部
、３７０・・・読込制御部、４００・・・ＤＡＣ制御部
、４１０・・・ＤＡＣ，４２０・・・スーパーインポー
ズ制御部、４２１・・・水平基準読出ドツトクロック発
生器、４２２・・・水平読出開始カウンタ、４２３・・
・水平６４クロツクカウンタ、４２４・・・水平読出回
数カウンタ、４２５・・・水平読出ドツトクロック発生
器、４２６・・・垂直読出オフセットカウンタ、４２７
・・・垂直ブランキング数カウンタ、４２８・・・垂直
読出開始カウンタ、４２９・・・垂直読出回数カウンタ
、４３０・・・垂直読出ラインクロック発生器、４３１
・・・ＡＮＤ回路、４３２・・・ＯＲ回路、４３３・・
・ＮＯＲ回路、４３４．４３５・・・トライステート回
路、４３６・・・インバータ回路、４５０・・・ＮＡＮ
ＤＡＮＤ回路１・・・ＡＮＤ回路、５００・・・映像ミ
キシング制御部、５１０・・・ビデオスイッチ、５２０
・・・ミキシング制御部、５３０・・・ＡＮＤ回路、５
４０・・・電圧比較器、６００・・・ＣＰＵ制御部、６
１０・・・データバス（ＣＰＵバス）、６２０・・・Ｃ
ＰＵ。 ７００・・・パソコン本体、７０１・・・パソコンモニ
タ、７０２・・・キーボード、７０３・・・マウス、７
０４・・・拡張スロットカード、７０５・・・本体間映
像ケーブル、７０６・・・モニタ間映像ケーブル、７１
０・・・チューナ、７１１・・・アンテナ、７１２・・
・チューナ制御コネクタ、７１３．７１４．７１５・・
・出力コネクタ、７１６・・・プラグ、７１７・・・ヘ
ッドホン、 ＶＳＴＶ・・・チューナの映像信号、ＬＳＴＶ・・・チ
ューナの輝度信号、５ＳＴＶ・・・チューナの同期信号
、ＨＳ Ｔ Ｖ・・・チューナの水平同期信号、ＶＳＴ
Ｖ・・・チューナの水平同期信号、ＡＳＴＶ・・・チュ
ーナの音声信号、ＶＳＥＸ・・・ＶＴＲの映像信号、Ａ
ＳＥＸ−Ｖ Ｔ Ｒノ音声信号、ＤＩＮＯ。 ＤＩＮＩ、ＤＩＮ２、ＤＩＮ３・・・ボート０データ入
力、ＡＤＤＯｌＡＤＤＩ、 ＡＤＤ２・・・アドレス人
力、ｌＮＣ０・・・ボート０ラインインクリメント、Ｈ
ＣＬＲＯ・・・ボート０水平クリア、ＶＣＬＲＯ・・・
ボートＯ垂直クリア、ＷＥ （負論理）・・・ボート０
ライトイネーブル、ＬＳＭＥＭ・・・メモリの輝度信号
、ＣＫ）１１・・・ポート１シフト信号、ＶＣＬＲＩ・
・・ボート１垂直クリア、ＨＣＬＲＩ・・・ボート１水
平クリア、ｌＮＣｌ・・・ボート１ラインインクリメン
ト、Ｉ？Ｅ１ （負論理）・・・ボート１出カイネー
ブル、ｏｏｆｏ、 Ｄｏｌｌ。 Ｄ０１２、ＤＯ１３・−・ボート１データ出力、ＬＳＰ
Ｃ−Ｐ Ｃの輝度信号、Ｈ２ＰＯ・・・ＰＣの水平同期
信号、ＶＳＰＣ・・・ＰＣの垂直同期信号、ＡＳＭＯＮ
・・・モニタの音声信号、ＶＳＭＯＮ・・・モニタの映
像信号、ＬＳＭＯＮ・・・モニタの輝度信号、ＷＥＴＶ
、ＷＥＰＣ・・・映像メモリ制御信号、Ｖｒ・・・基準
電圧、Ｉ（ＤＣＫ・・・水平書込ドツトクロック信号、
ＨＷ Ｓ・・・水平書込開始信号、ＩＩＷＴ・・・水平
書込回数信号、■ｗＳ・・・垂直書込開始信号、ＶＷＴ
・・・垂直書込回数信号、ＶＥＮＢＬ・・・書込許可信
号、ＶＷＬＣＫ・・・垂直書込ラインクロック信号、Ｖ
ＶＯＦＴ・・・垂直書込オフセット信号、１ｌｌＥ・・
・ライトイネーブル信号、ＢＳＹＮＣ・・・基本同期信
号、ＣＣ・・・書込制御回路の切換制御信号、ＨＢＤＣ
Ｋ・・・水平基準読出ドツトクロック信号、ＨＲ３Ａ・
・・水平読出開始Ａ信号、Ｉｔ ＲＳ Ｔ・・・メモリ
水平方向リセット信号、ＨＲＳ Ｂ・・・水平読出開始
Ｂ信号、ＨＲＴ・・・水平読出回数信号、ＨＤＤＡ・・
・水平読出ドツトクロック信号、ＶＲＯＰＴ・・・垂直
読出オフセット信号、ＶＢＥ・・・垂直ブラッキング終
了信号、ＶＨ２・・・垂直読出開始信号、ＶＲＴ・・・
垂直読出回数信号、ＶＲＬＣＫ・・・垂直読出ラインク
ロック信号、５ＥＮＢＬ・・・スーパーインポーズ許可
信号、ＬＳＤＡ・・・輝度信号、）ＩＤｃＫ・・・メモ
リ駆動クロック信号、ＭＩ？ＳＴ・・・メモリ垂直／水
平リセット信号、ＨＳ Ｐ Ｃ・・・水平同期信号、ｖ
ｓｐｃ・・・垂直同期信号、５ＥＮＢＬ・・・許可信号
、５ＳＥＮＢＬ・・・許可信号、ＣＥＮＢＬ・・・許可
信号、ＣＯＭＰ・・・比較信号、ＮＥＮＢＬ・・・許可
信号、ＣＮＴ・・・切換信号。
Claims (23)
- （１）第１の映像信号を第１の輝度信号、第１の水平同
期信号及び第１の垂直同期信号に分離するデコード手段
と、 前記第１の輝度信号をデジタル変換するアナログデジタ
ル変換手段と、 前記デジタル変換した第１の輝度信号を記憶する記憶手
段と、 前記記憶手段が記憶している輝度信号を読み出して、ア
ナログ変換するデジタルアナログ変換手段と、 前記記憶手段から読み出し、アナログ変換した輝度信号
及び第２の輝度信号のうちいずれか一方を、第３の輝度
信号として選択出力するミキシング手段と、 前記デコード手段、前記アナログデジタル変換手段、前
記記憶手段、前記デジタルアナログ変換手段及び前記ミ
キシング手段を制御する制御信号を出力する制御手段と
、 を備えたことを特徴とする画像処理装置。 - （２）前記デコード手段、前記アナログデジタル変換手
段、前記記憶手段、前記デジタルアナログ変換手段及び
前記ミキシング手段及び前記制御手段は、一枚の拡張ス
ロットカード上に構成されている請求項１記載の画像処
理装置。 - （３）制御手段は、前記第３の輝度信号の対応する画像
に対して、前記第１の輝度信号に対応する画像を表示す
る位置、該画像を表示する大きさ、及び該画像を表示す
るタイミングを入力する操作手段と、該操作手段により
入力される位置、大きさ及びタイミングに対応する信号
を、前記デコード手段、前記記憶手段、前記デジタルア
ナログ変換手段及び前記ミキシング手段に出力する、オ
ペレーティングシステム内に設けられたデバイスドライ
バとを有する請求項２記載の画像処理装置。 - （４）記憶手段は、前記第１の輝度信号を書き込むとき
は、水平書込クリア信号により水平方向のアドレスがリ
セットされ、垂直書込クリア信号により垂直方向のアド
レスがリセットされ、アドレス信号により所定のドット
数のブロック単位毎に該水平方向のアドレスが設定され
、書込シフト信号により該水平方向のアドレスインクリ
メントされ、書込ラインインクリメント信号により該垂
直方向のアドレスがインクリメントされ、ライトイネー
ブル信号が出力されているときに、前記アナログデジタ
ル変換手段によりデジタル変換された第１の輝度信号を
、該書込シフト信号及び書込ラインインクリメント信号
により特定されるアドレスのエリアに記憶する映像メモ
リを有し、 前記アナログデジタル変換手段は、 前記第１の輝度信号をアナログデジタル変換するアナロ
グデジタル変換回路と、 前記第１の水平同期信号に同期し、該第１の水平同期信
号の周波数に対して所定倍数であり、かつ前記ブロック
単位に基づく周波数の水平書込ドットクロック信号を、
前記アナログデジタル変換手段のアナログデジタル変換
クロック信号としてに出力するとともに、前記書込シフ
ト信号として所定周波数の基本同期信号を出力する水平
書込ドットクロック発生器と、 前記第１の水平同期信号によりリセットされ、前記水平
書込ドットクロック信号のクロック数をカウントし、該
カウント値が予設定値になると、前記第１の輝度信号の
前記画像メモリに対する書き込みを許可する水平書込開
始信号及び前記水平書込クリア信号を出力する水平書込
開始カウンタと、 前記第１の水平同期信号によりリセットされ、前記水平
書込開始信号の出力後に、前記水平書込ドットクロック
信号のクロック数をカウントし、該カウント値が予設定
値になると、前記第１の輝度信号の前記映像メモリに対
する書き込みを禁止する水平書込回数信号を出力する水
平書込回数カウンタと、 前記第１の垂直同期信号によりリセットされ、前記基本
同期信号に同期する垂直書込オフセット信号を予設定値
のクロック数分、前記書込ラインインクリメント信号と
して出力する垂直書込オフセットカウンタと、 前記第１の垂直同期信号に同期し、該第１の垂直同期信
号の周波数の所定倍数の周波数である垂直書込ラインク
ロック信号を前記書込ラインインクリメント信号として
出力する出力する垂直書込ラインクロック発生器と、 前記第１の垂直同期信号によりリセットされ、前記第１
の水平同期信号のクロック数をカウントし、該カウント
値が予設定値になると、前記第１の輝度信号の前記映像
メモリに対する書き込みを許可する垂直書込開始信号を
出力する垂直書込開始カウンタと、 前記第１の垂直同期信号によりリセットされ、前記垂直
書込開始信号の出力後に、前記垂直書込ラインクロック
信号のクロック数のカウントを開始し、該カウント値が
予設定値になると、前記第１の輝度信号の前記映像メモ
リに対する書き込みを禁止する垂直書込回数信号を出力
する垂直書込回数カウンタと、 前記第１の垂直同期信号、前記水平書込クリア信号、前
記水平書込ドットクロック信号、前記水平書込開始信号
、前記水平書込回数信号、前記垂直書込開始信号、前記
垂直書込回数信号及び前記垂直書込ラインクロック信号
に基づいて、前記ライトイネーブル信号を出力し、該水
平書込開始信号及び該垂直書込開始信号が出力されてい
る間、前記アドレス信号、前記書込シフト信号及び前記
書込ラインインクリメント信号により特定される映像メ
モリのエリアに、該水平書込ドットクロック信号により
デジタル変換された第１の輝度信号を書き込む書込制御
手段と、 を有する請求項３記載の画像処理装置。 - （５）制御手段は、前記ブロックの値、前記垂直書込ラ
インクロック信号の周波数、前記水平書込開始カウンタ
の予設定値、前記水平書込回数カウンタの予設定値、前
記垂直書込開始カウンタの予設定値及び前記垂直書込回
数カウンタの予設定値をそれぞれ設定する請求項４記載
の画像処理装置。 - （６）制御手段は、前記操作手段の操作に従って、前記
第１の垂直同期信号を、前記映像メモリ、前記垂直書込
オフセットカウンタ、前記垂直書込ラインクロック発生
器、前記垂直書込開始カウンタ及び前記垂直書込回数カ
ウンタに出力しない画像静止手段 を有する請求項５記載の画像処理装置。 - （７）記憶手段は、前記制御手段が前記映像メモリに第
２の輝度信号を書き込むときに、該映像メモリを制御す
る書込制御部と、 前記第１の輝度信号及び前記第２の輝度信号を、前記映
像メモリに選択出力する輝度信号選択手段と、 前記第１の輝度信号及び前記第２の輝度信号の選択出力
に対応して、該第１の輝度信号の書込制御信号及び該第
２の輝度信号の書込制御を選択出力する映像メモリ制御
信号選択部と、 を有する請求項６記載の画像処理装置。 - （８）記憶手段は、少なくとも前記映像メモリの記憶容
量以上の記憶容量を有し、該映像メモリに対して前記輝
度信号の書き込み及び読み出しを非同期に行なう先入れ
先出し方式のＦＩＦＯメモリと、 前記制御手段の制御に従って、前記映像メモリから前記
ＦＩＦＯメモリへの輝度信号の読み出しを制御する読込
制御部と、 前記ＦＩＦＯメモリを制御するＦＩＦＯ読出制御部と、 を有する請求項７記載の画像処理装置。 - （９）映像メモリは、該映像メモリに記憶されている輝
度信号を読み出すときは、水平読出クリア信号により水
平方向のアドレスがリセットされ、第３の垂直同期信号
である垂直読出クリア信号により垂直方向のアドレスが
リセットされ、読出シフト信号により該水平方向のアド
レスがインクリメントされ、読出ラインインクリメント
信号により該垂直方向のアドレスがインクリメントされ
、リードイネーブル信号が出力されているときに、該映
像メモリの該読出シフト信号及び該読出ラインインクリ
メント信号により特定されるアドレスから輝度信号が読
み出され、 デジタルアナログ変換手段は、 前記映像メモリから読み出された輝度信号をアナログ変
換して出力するデジタルアナログ変換回路と、 第３の水平同期信号に同期した水平基準読出ドットクロ
ック信号を出力する水平基準読出ドットクロック発生器
と、 前記第３の水平同期信号によりリセットされ、前記水平
基準読出ドットクロック信号のクロック数をカウントし
、該カウント値が予設定値になると、前記映像メモリに
対する輝度信号の読み出しを許可する第１の水平読出開
始信号及び水平読出リセット信号を前記水平読出クリア
信号として出力する第１の水平読出開始カウンタと、 前記第３の水平同期信号によりリセットされ、前記第１
の水平読出開始信号の出力後に、前記水平基準読出ドッ
トクロック信号のクロック数をカウントし、該カウント
値が所定値になると、第２の水平読出開始信号を出力す
る第２の水平読出開始カウンタと、 前記第３の水平同期信号によりリセットされ、前記水平
基準読出ドットクロック信号のクロック数をカウントし
、該カウント値が予設定値になると、前記映像メモリに
記憶されている輝度信号の読み出しを禁止する水平読出
回数信号を出力する水平読出回数カウンタと、 前記第３の水平同期信号に同期した水平読出ドットクロ
ック信号を出力する水平読出ドットクロック発生器と、 前記第３の垂直同期信号によりリセットされ、前記水平
基準読出ドットクロック信号に基づいて、垂直読出オフ
セット信号を前記垂直ラインインクリメント信号として
出力する垂直読出オフセットカウンタと、 前記第３の垂直同期信号によりリセットされ、前記第３
の水平同期信号のクロック数をカウントし、該カウント
値が垂直バックポーチ領域を過ぎた旨を示す値になると
、垂直ブランキング終了信号を出力する垂直ブランキン
グ数カウンタと、前記第３の垂直同期信号によりリセッ
トされ、前記垂直ブランキング終了信号の出力後に、前
記第３の水平同期信号のクロック数をカウントし、該カ
ウント値が予設定値になると、前記映像メモリからの輝
度信号の読み出しを許可する垂直読出開始信号を出力す
る垂直読出開始カウンタと、前記第３の垂直同期信号に
よりリセットされ、前記垂直読出開始信号の出力後に、
前記第３の水平同期信号のクロック数をカウントし、該
カウント値が予設定値になると、前記映像メモリからの
輝度信号の読み出しを禁止する垂直読出回数信号を出力
する垂直読出回数カウンタと、 前記第３の垂直同期信号に同期した垂直読出ラインクロ
ック信号を、前記垂直ラインインクリメント信号として
出力する垂直読出ラインクロック発生器と、 前記第２の水平読出開始信号、前記水平読出回数信号、
前記垂直読出開始信号、前記垂直読出回数信号に基づい
て、スーパーインポーズ許可信号を出力するスーパーイ
ンポーズ許可信号出力回路と、 前記第３の垂直同期信号、前記水平読出リセット信号、
前記垂直読出ラインクロック信号及びスーパーインポー
ズ許可信号に基づいて、前記リードイネーブル信号を出
力し、前記水平基準読出ドットクロック信号及び前記水
平読出ドットクロック信号のいずれか一方並びに前記読
出ラインインクリメント信号により特定される映像メモ
リのエリアから輝度信号を読み出すリードイネーブル信
号出力回路とを有し、 ミキシング手段は、 前記スーパーインポーズ許可信号に基づいて切り換えら
れ、前記映像メモリから読み出され、前記デジタルアナ
ログ変換回路によりアナログ変換された輝度信号及び第
３の輝度信号を選択出力するビデオスイッチ、 を有する請求項８記載の画像処理装置。 - （１０）水平基準読出ドットクロック発生器は、前記第
３の水平同期信号の数１０〜数１０００倍の周波数の信
号を出力するＰＬＬ回路により構成されており、水平読
出ドットクロック発生器は、前記第３の水平同期信号の
周波数の所定倍数の周波数の信号を出力するＰＬＬ回路
により構成されており、垂直読出ラインクロック発生器
は、前記第３の垂直同期信号の周波数の所定倍数の周波
数の信号を出力するＰＬＬ回路により構成されている請
求項９記載の画像処理装置。 - （１１）制御手段は、前記第１の水平読出開始カウンタ
、前記水平読出回数カウンタ、前記垂直ブランキング数
カウンタ、前記垂直読出開始カウンタ及び垂直読出回数
カウンタがカウントするクロック数をそれぞれ設定する
請求項１０記載の画像処理装置。 - （１２）映像メモリは、該映像メモリに記憶されている
輝度信号を読み出すときは、水平読出クリア信号により
水平方向のアドレスがリセットされ、第３の垂直同期信
号である垂直読出クリア信号により垂直方向のアドレス
がリセットされ、読出シフト信号により該水平方向のア
ドレスがインクリメントされ、読出ラインインクリメン
ト信号により該垂直方向のアドレスがインクリメントさ
れ、リードイネーブル信号が出力されているときに、該
映像メモリの該読出シフト信号及び該読出ラインインク
リメント信号により特定されるアドレスから輝度信号が
読み出され、 デジタルアナログ変換手段は、 前記映像メモリから読み出された輝度信号をアナログ変
換して出力するデジタルアナログ変換回路と、 第３の水平同期信号に同期した水平基準読出ドットクロ
ック信号を出力する水平基準読出ドットクロック発生器
と、 前記第３の水平同期信号によりリセットされ、前記水平
基準読出ドットクロック信号のクロック数をカウントし
、該カウント値が予設定値になると、前記映像メモリに
対する輝度信号の読み出しを許可する第１の水平読出開
始信号及び水平読出リセット信号を前記水平読出クリア
信号として出力する第１の水平読出開始カウンタと、 前記第３の水平同期信号によりリセットされ、前記第１
の水平読出開始信号の出力後に、前記水平基準読出ドッ
トクロック信号のクロック数をカウントし、該カウント
値が所定値になると、第２の水平読出開始信号を出力す
る第２の水平読出開始カウンタと、 前記第３の水平同期信号によりリセットされ、前記水平
基準読出ドットクロック信号のクロック数をカウントし
、該カウント値が予設定値になると、前記映像メモリに
記憶されている輝度信号の読み出しを禁止する水平読出
回数信号を出力する水平読出回数カウンタと、 前記第３の水平同期信号に同期した水平読出ドットクロ
ック信号を出力する水平読出ドットクロック発生器と、 前記第３の垂直同期信号によりリセットされ、前記水平
基準読出ドットクロック信号に基づいて、垂直読出オフ
セット信号を前記垂直ラインインクリメント信号として
出力する垂直読出オフセットカウンタと、 前記第３の垂直同期信号によりリセットされ、前記第３
の水平同期信号のクロック数をカウントし、該カウント
値が垂直バックポーチ領域を過ぎた旨を示す値になると
、垂直ブランキング終了信号を出力する垂直ブランキン
グ数カウンタと、前記第３の垂直同期信号によりリセッ
トされ、前記垂直ブランキング終了信号の出力後に、前
記第３の水平同期信号のクロック数をカウントし、該カ
ウント値が予設定値になると、前記映像メモリからの輝
度信号の読み出しを許可する垂直読出開始信号を出力す
る垂直読出開始カウンタと、前記第３の垂直同期信号に
よりリセットされ、前記垂直読出開始信号の出力後に、
前記第３の水平同期信号のクロック数をカウントし、該
カウント値が予設定値になると、前記映像メモリからの
輝度信号の読み出しを禁止する垂直読出回数信号を出力
する垂直読出回数カウンタと、 前記第３の垂直同期信号に同期した垂直読出ラインクロ
ック信号を、前記垂直ラインインクリメント信号として
出力する垂直読出ラインクロック発生器と、 前記第２の水平読出開始信号、前記水平読出回数信号、
前記垂直読出開始信号、前記垂直読出回数信号に基づい
て、スーパーインポーズ許可信号を出力するスーパーイ
ンポーズ許可信号出力回路と、 前記第３の垂直同期信号、前記水平読出リセット信号、
前記垂直読出ラインクロック信号及びスーパーインポー
ズ許可信号に基づいて、前記リードイネーブル信号を出
力し、前記水平基準読出ドットクロック信号及び前記水
平読出ドットクロック信号のいずれか一方並びに前記読
出ラインインクリメント信号により特定される映像メモ
リのエリアから輝度信号を読み出すリードイネーブル信
号出力回路とを有し、 ミキシング手段は、 第３の輝度信号と所定の基準信号とを比較する比較手段
と、 前記比較手段の比較出力の出力を許可する比較出力許可
信号を出力する比較出力許可信号出力手段と、 前記第３の輝度信号に、前記映像メモリから読み出され
、前記デジタルアナログ変換回路によりアナログ変換さ
れた第１の輝度信号をスーパーインポーズさせることを
許可する第１のスーパーインポーズ許可信号、及び該第
１の輝度信号に、該第３の輝度信号をスーパーインポー
ズさせることを許可する第２のスーパーインポーズ許可
信号を出力するスーパーインポーズ制御手段と、 前記比較手段の比較出力、前記第１のスーパーインポー
ズ許可信号及び前記第２のスーパーインポーズ許可信号
に基づいて、前記第３の輝度信号に対してスーパーイン
ポーズされている前記第１の輝度信号に対して、該第３
の輝度信号をスーパーインポーズさせるスーパーインポ
ーズ制御手段と、 を有する請求項８記載の画像処理装置。 - （１３）水平基準読出ドットクロック発生器は、前記第
３の水平同期信号の数１０〜数１０００倍の周波数の信
号を出力するＰＬＬ回路により構成されており、水平読
出ドットクロック発生器は、前記第３の水平同期信号の
周波数の所定倍数の周波数の信号を出力するＰＬＬ回路
により構成されており、垂直読出ラインクロック発生器
は、前記第３の垂直同期信号の周波数の所定倍数の周波
数の信号を出力するＰＬＬ回路により構成されている請
求項１２記載の画像処理装置。 - （１４）制御手段は、前記第１の水平読出開始カウンタ
、前記水平読出回数カウンタ、前記垂直ブランキング数
カウンタ、前記垂直読出開始カウンタ、及び前記垂直読
出回数カウンタがカウントするクロック数を、それぞれ
設定する請求項１３記載の画像処理装置。 - （１５）輝度信号をアナログデジタル変換するアナログ
デジタル変換回路と、 水平書込クリア信号により水平方向のアドレスがリセッ
トされ、垂直書込クリア信号により垂直方向のアドレス
がリセットされ、アドレス信号により所定のドット数の
ブロック単位毎に該水平方向のアドレスが設定され、書
込シフト信号により該水平方向のアドレスインクリメン
トされ、書込ラインインクリメント信号により該垂直方
向のアドレスがインクリメントされ、ライトイネーブル
信号が出力されているときに、前記アナログデジタル変
換手段によりデジタル変換された第１の輝度信号を、該
書込シフト信号及び書込ラインインクリメント信号によ
り特定されるアドレスのエリアに記憶する映像メモリと
、 第１の水平同期信号に同期し、該第１の水平同期信号の
周波数に対して所定倍数であり、かつ前記ブロック単位
に基づく周波数の水平書込ドットクロック信号を、前記
アナログデジタル変換回路手段のアナログデジタル変換
クロック信号としてに出力するとともに、前記書込シフ
ト信号として所定周波数の基本同期信号を出力する水平
書込ドットクロック発生器と、 前記第１の水平同期信号によりリセットされ、前記水平
書込ドットクロック信号のクロック数をカウントし、該
カウント値が予設定値になると、前記第１の輝度信号の
前記画像メモリに対する書き込みを許可する水平書込開
始信号及び前記水平書込クリア信号を出力する水平書込
開始カウンタと、 前記第１の水平同期信号によりリセットされ、前記水平
書込開始信号の出力後に、前記水平書込ドットクロック
信号のクロック数をカウントし、該カウント値が予設定
値になると、前記第１の輝度信号の前記映像メモリに対
する書き込みを禁止する水平書込回数信号を出力する水
平書込回数カウンタと、 第１の垂直同期信号によりリセットされ、前記基本同期
信号に同期する垂直書込オフセット信号を予設定値のク
ロック数分、前記書込ラインインクリメント信号として
出力する垂直書込オフセットカウンタと、 前記第１の垂直同期信号に同期し、該第１の垂直同期信
号の周波数の所定倍数の周波数である垂直書込ラインク
ロック信号を前記書込ラインインクリメント信号として
出力する出力する垂直書込ラインクロック発生器と、 前記第１の垂直同期信号によりリセットされ、前記第１
の水平同期信号のクロック数をカウントし、該カウント
値が予設定値になると、前記第１の輝度信号の前記映像
メモリに対する書き込みを許可する垂直書込開始信号を
出力する垂直書込開始カウンタと、 前記第１の垂直同期信号によりリセットされ、前記垂直
書込開始信号の出力後に、前記垂直書込ラインクロック
信号のクロック数のカウントを開始し、該カウント値が
予設定値になると、前記第１の輝度信号の前記映像メモ
リに対する書き込みを禁止する垂直書込回数信号を出力
する垂直書込回数カウンタと、 前記第１の垂直同期信号、水平書込クリア信号、前記水
平書込ドットクロック信号、前記水平書込開始信号、前
記水平書込回数信号、前記垂直書込開始信号、前記垂直
書込回数信号及び前記垂直書込ラインクロック信号に基
づいて、前記ライトイネーブル信号を出力し、該水平書
込開始信号及び該垂直書込開始信号が出力されている間
、前記アドレス信号、前記書込シフト信号及び書込ライ
ンインクリメント信号により特定される映像メモリのエ
リアに、該水平書込ドットクロック信号によりデジタル
変換された第１の輝度信号を書き込む書込制御手段と、 を備えたことを特徴とするデジタイズ制御装置。 - （１６）ブロックの値、垂直書込ラインクロック信号の
周波数、水平書込開始カウンタの予設定値、水平書込回
数カウンタの予設定値、垂直書込開始カウンタの予設定
値及び垂直書込回数カウンタの予設定値をそれぞれ設定
する請求項１５記載の画像処理装置。 - （１７）書込制御手段は、前記操作手段の操作に従って
、前記第１の垂直同期信号を、前記映像メモリ、前記垂
直書込オフセットカウンタ、前記垂直書込ラインクロッ
ク発生器、前記垂直書込開始カウンタ及び前記垂直書込
回数カウンタに出力しない画像静止手段 を有する請求項１６記載の画像処理装置。 - （１８）輝度信号を記憶しており、水平読出クリア信号
により水平方向のアドレスがリセットされ、垂直同期信
号である垂直読出クリア信号により垂直方向のアドレス
がリセットされ、読出シフト信号により該水平方向のア
ドレスがインクリメントされ、読出ラインインクリメン
ト信号により該垂直方向のアドレスがインクリメントさ
れ、リードイネーブル信号が出力されているときに、該
映像メモリの該読出シフト信号及び該読出ラインインク
リメント信号により特定されるアドレスから輝度信号が
読み出される映像メモリと、 前記映像メモリから読み出された輝度信号をアナログ変
換して出力するデジタルアナログ変換回路と、 水平同期信号に同期した水平基準読出ドットクロック信
号を出力する水平基準読出ドットクロック発生器と、 前記水平同期信号によりリセットされ、前記水平基準読
出ドットクロック信号のクロック数をカウントし、該カ
ウント値が予設定値になると、前記映像メモリに対する
輝度信号の読み出しを許可する第１の水平読出開始信号
及び水平読出リセット信号を前記水平読出クリア信号と
して出力する第１の水平読出開始カウンタと、 前記水平同期信号によりリセットされ、前記第１の水平
読出開始信号の出力後に、前記水平基準読出ドットクロ
ック信号のクロック数をカウントし、該カウント値が所
定値になると、第２の水平読出開始信号を出力する第２
の水平読出開始カウンタと、 前記水平同期信号によりリセットされ、前記水平基準読
出ドットクロック信号のクロック数をカウントし、該カ
ウント値が予設定値になると、前記映像メモリに記憶さ
れている輝度信号の読み出しを禁止する水平読出回数信
号を出力する水平読出回数カウンタと、 前記水平同期信号に同期した水平読出ドットクロック信
号を出力する水平読出ドットクロック発生器と、 垂直同期信号によりリセットされ、前記水平基準読出ド
ットクロック信号に基づいて、垂直読出オフセット信号
を前記垂直ラインインクリメント信号として出力する垂
直読出オフセットカウンタと、 前記垂直同期信号によりリセットされ、前記第３の水平
同期信号のクロック数をカウントし、該カウント値が垂
直バックポーチ領域を過ぎた旨を示す値になると、垂直
ブランキング終了信号を出力する垂直ブランキング数カ
ウンタと、 前記垂直同期信号によりリセットされ、前記垂直ブラン
キング終了信号の出力後に、前記第３の水平同期信号の
クロック数をカウントし、該カウント値が予設定値にな
ると、前記映像メモリからの輝度信号の読み出しを許可
する垂直読出開始信号を出力する垂直読出開始カウンタ
と、 前記垂直同期信号によりリセットされ、前記垂直読出開
始信号の出力後に、前記第３の水平同期信号のクロック
数をカウントし、該カウント値が予設定値になると、前
記映像メモリからの輝度信号の読み出しを禁止する垂直
読出回数信号を出力する垂直読出回数カウンタと、 前記垂直同期信号に同期した垂直読出ラインクロック信
号を、前記垂直ラインインクリメント信号として出力す
る垂直読出ラインクロック発生器と、 前記第２の水平読出開始信号、前記水平読出回数信号、
前記垂直読出開始信号、前記垂直読出回数信号に基づい
て、スーパーインポーズ許可信号を出力するスーパーイ
ンポーズ許可信号出力回路と、 前記垂直同期信号、前記水平読出リセット信号、前記垂
直読出ラインクロック信号及びスーパーインポーズ許可
信号に基づいて、前記リードイネーブル信号を出力し、
前記水平基準読出ドットクロック信号及び前記水平読出
ドットクロック信号のいずれか一方並びに前記読出ライ
ンインクリメント信号により特定される映像メモリのエ
リアから輝度信号を読み出すリードイネーブル信号出力
回路と、 前記スーパーインポーズ許可信号に基づいて切り換えら
れ、前記映像メモリから読み出され、前記デジタルアナ
ログ変換回路によりアナログ変換された輝度信号及び第
３の輝度信号を選択出力するビデオスイッチと、 を備えたことを特徴とするスーパーインポーズ制御装置
。 - （１９）水平基準読出ドットクロック発生器は、前記第
３の水平同期信号の数１００倍の周波数の信号を出力す
るＰＬＬ回路により構成されており、水平読出ドットク
ロック発生器は、前記第３の水平同期信号の周波数の所
定倍数の周波数の信号を出力するＰＬＬ回路により構成
されており、垂直読出ラインクロック発生器は、前記第
３の垂直同期信号の周波数の所定倍数の周波数の信号を
出力するＰＬＬ回路により構成されている請求項１８記
載のスーパーインポーズ制御装置。 - （２０）第１の水平読出開始カウンタ、水平読出回数カ
ウンタ、垂直ブランキング数カウンタ、垂直読出開始カ
ウンタ及び垂直読出回数カウンタがカウントするクロッ
ク数は、それぞれ制御する制御手段を有する請求項１９
記載のスーパーインポーズ制御装置。 - （２１）輝度信号を記憶しており、水平読出クリア信号
により水平方向のアドレスがリセットされ、垂直同期信
号である垂直読出クリア信号により垂直方向のアドレス
がリセットされ、読出シフト信号により該水平方向のア
ドレスがインクリメントされ、読出ラインインクリメン
ト信号により該垂直方向のアドレスがインクリメントさ
れ、リードイネーブル信号が出力されているときに、該
映像メモリの該読出シフト信号及び該読出ラインインク
リメント信号により特定されるアドレスから輝度信号が
読み出される映像メモリと、 前記映像メモリから読み出された輝度信号をアナログ変
換して出力するデジタルアナログ変換回路と、 水平同期信号に同期した水平基準読出ドットクロック信
号を出力する水平基準読出ドットクロック発生器と、 前記水平同期信号によりリセットされ、前記水平基準読
出ドットクロック信号のクロック数をカウントし、該カ
ウント値が予設定値になると、前記映像メモリに対する
輝度信号の読み出しを許可する第１の水平読出開始信号
及び水平読出リセット信号を、前記水平読出クリア信号
として出力する第１の水平読出開始カウンタと、 前記水平同期信号によりリセットされ、前記第１の水平
読出開始信号の出力後に、前記水平基準読出ドットクロ
ック信号のクロック数をカウントし、該カウント値が所
定値になると、第２の水平読出開始信号を出力する第２
の水平読出開始カウンタと、 前記水平同期信号によりリセットされ、前記水平基準読
出ドットクロック信号のクロック数をカウントし、該カ
ウント値が予設定値になると、前記映像メモリに記憶さ
れている輝度信号の読み出しを禁止する水平読出回数信
号を出力する水平読出回数カウンタと、 前記水平同期信号に同期した水平読出ドットクロック信
号を出力する水平読出ドットクロック発生器と、 垂直同期信号によりリセットされ、前記水平基準読出ド
ットクロック信号に基づいて、垂直読出オフセット信号
を前記垂直ラインインクリメント信号として出力する垂
直読出オフセットカウンタと、 前記垂直同期信号によりリセットされ、前記第３の水平
同期信号のクロック数をカウントし、該カウント値が垂
直バックポーチ領域を過ぎた旨を示す値になると、垂直
ブランキング終了信号を出力する垂直ブランキング数カ
ウンタと、 前記垂直同期信号によりリセットされ、前記垂直ブラン
キング終了信号の出力後に、前記第３の水平同期信号の
クロック数をカウントし、該カウント値が予設定値にな
ると、前記映像メモリからの輝度信号の読み出しを許可
する垂直読出開始信号を出力する垂直読出開始カウンタ
と、 前記垂直同期信号によりリセットされ、前記垂直読出開
始信号の出力後に、前記第３の水平同期信号のクロック
数をカウントし、、該カウント値が予設定値になると、
前記映像メモリからの輝度信号の読み出しを禁止する垂
直読出回数信号を出力する垂直読出回数カウンタと、 前記垂直同期信号に同期した垂直読出ラインクロック信
号を、前記垂直ラインインクリメント信号として出力す
る垂直読出ラインクロック発生器と、 前記第２の水平読出開始信号、前記水平読出回数信号、
前記垂直読出開始信号、前記垂直読出回数信号に基づい
て、スーパーインポーズ許可信号を出力するスーパーイ
ンポーズ許可信号出力回路と、 前記垂直同期信号、前記水平読出リセット信号、前記垂
直読出ラインクロック信号及びスーパーインポーズ許可
信号に基づいて、前記リードイネーブル信号を出力し、
前記水平基準読出ドットクロック信号及び前記水平読出
ドットクロック信号のいずれか一方並びに前記読出ライ
ンインクリメント信号により特定される映像メモリのエ
リアから輝度信号を読み出すリードイネーブル信号出力
回路と、 第３の輝度信号と所定の基準信号とを比較する比較手段
と、 前記比較手段の比較出力の出力を許可する比較出力許可
信号を出力する比較出力許可信号出力手段と、 前記第３の輝度信号に、前記映像メモリから読み出され
、前記デジタルアナログ変換回路によりアナログ変換さ
れた第１の輝度信号をスーパーインポーズさせることを
許可する第１のスーパーインポーズ許可信号、及び該第
１の輝度信号に、該第３の輝度信号をスーパーインポー
ズさせることを許可する第２のスーパーインポーズ許可
信号を出力するスーパーインポーズ制御手段と、 前記比較手段の比較出力、前記第１のスーパーインポー
ズ許可信号及び前記第２のスーパーインポーズ許可信号
に基づいて、前記第３の輝度信号に対してスーパーイン
ポーズされている前記第１の輝度信号に対して、該第３
の輝度信号をスーパーインポーズさせるスーパーインポ
ーズ制御手段と、 を備えたことを特徴とするスーパーインポーズ制御装置
。 - （２２）水平基準読出ドットクロック発生器は、前記第
３の水平同期信号の数１００倍の周波数の信号を出力す
るＰＬＬ回路により構成されており、水平読出ドットク
ロック発生器は、前記第３の水平同期信号の周波数の所
定倍数の周波数の信号を出力するＰＬＬ回路により構成
されており、垂直読出ラインクロック発生器は、前記第
３の垂直同期信号の周波数の所定倍数の周波数の信号を
出力するＰＬＬ回路により構成されている請求項２１記
載のスーパーインポーズ制御装置。 - （２３）第１の水平読出開始カウンタ、水平読出回数カ
ウンタ、垂直ブランキング数カウンタ、垂直読出開始カ
ウンタ及び垂直読出回数カウンタがカウントするクロッ
ク数は、それぞれ制御手段により設定される請求項２２
記載のスーパーインポーズ制御装置。
Applications Claiming Priority (12)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17594888 | 1988-07-13 | ||
| JP63-175948 | 1988-07-13 | ||
| JP33187488 | 1988-12-28 | ||
| JP33187588 | 1988-12-28 | ||
| JP63-331878 | 1988-12-28 | ||
| JP33187888 | 1988-12-28 | ||
| JP33187688 | 1988-12-28 | ||
| JP63-331875 | 1988-12-28 | ||
| JP63-331876 | 1988-12-28 | ||
| JP63-331874 | 1988-12-28 | ||
| JP2843089 | 1989-02-07 | ||
| JP1-28430 | 1989-02-07 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5346530A Division JP2738286B2 (ja) | 1988-07-13 | 1993-12-22 | 画像処理装置および方法並びにコンピュータシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02298176A true JPH02298176A (ja) | 1990-12-10 |
| JP2748562B2 JP2748562B2 (ja) | 1998-05-06 |
Family
ID=27549397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1145274A Expired - Lifetime JP2748562B2 (ja) | 1988-07-13 | 1989-06-09 | 画像処理装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (5) | US5973706A (ja) |
| JP (1) | JP2748562B2 (ja) |
| KR (1) | KR900702707A (ja) |
| WO (1) | WO1990000845A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5523958A (en) * | 1992-06-10 | 1996-06-04 | Seiko Epson Corporation | Apparatus and method of processing image |
| JPH1051703A (ja) * | 1996-08-05 | 1998-02-20 | Sanyo Electric Co Ltd | インターネットテレビジョン |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2266037B (en) * | 1992-03-13 | 1996-02-14 | Quantel Ltd | An electronic video processing system |
| KR100186409B1 (ko) * | 1996-04-23 | 1999-05-01 | 구자홍 | 피씨와 티브이 적응형 피아이피 영상신호 처리회로 |
| US6384868B1 (en) * | 1997-07-09 | 2002-05-07 | Kabushiki Kaisha Toshiba | Multi-screen display apparatus and video switching processing apparatus |
| US6297851B1 (en) * | 1997-07-17 | 2001-10-02 | Hewlett-Packard Co | Analog video frame capture and preview |
| WO1999067788A1 (fr) * | 1998-06-25 | 1999-12-29 | Seiko Epson Corporation | Dispositif memoire a semi-conducteur |
| US6154157A (en) * | 1998-11-25 | 2000-11-28 | Sandisk Corporation | Non-linear mapping of threshold voltages for analog/multi-level memory |
| JP2000235378A (ja) * | 1999-02-15 | 2000-08-29 | Sony Corp | 画像表示装置 |
| WO2001011456A1 (en) * | 1999-08-06 | 2001-02-15 | Intergraph Corporation | Video card with interchangeable connector module |
| US6924806B1 (en) | 1999-08-06 | 2005-08-02 | Microsoft Corporation | Video card with interchangeable connector module |
| US6847358B1 (en) * | 1999-08-06 | 2005-01-25 | Microsoft Corporation | Workstation for processing and producing a video signal |
| US6885381B1 (en) * | 2000-08-04 | 2005-04-26 | Microsoft Corporation | System and method for producing a video signal |
| US6919897B1 (en) | 1999-08-06 | 2005-07-19 | Microsoft Corporation | System and method for pre-processing a video signal |
| US6873310B2 (en) * | 2000-03-30 | 2005-03-29 | Seiko Epson Corporation | Display device |
| JP3903721B2 (ja) * | 2001-03-12 | 2007-04-11 | ソニー株式会社 | 情報送信装置および方法、情報受信装置および方法、情報送受信システムおよび方法、記録媒体およびプログラム |
| US20030146976A1 (en) * | 2002-02-01 | 2003-08-07 | Tai-Li Liu | Digital camera system enabling remote monitoring |
| DE10343428B4 (de) * | 2002-10-25 | 2021-02-25 | Heidelberger Druckmaschinen Ag | Bogen verarbeitende Rotationsdruckmaschine mit einem Nachgreifer aufweisenden Ausleger |
| WO2005109875A1 (ja) * | 2004-05-11 | 2005-11-17 | Matsushita Electric Industrial Co., Ltd. | 再生装置 |
| CN101208633B (zh) * | 2005-06-27 | 2011-12-07 | 汤姆森许可贸易公司 | 胶片上的模拟/数字混合数据的归档元素的组织 |
| TWI271104B (en) * | 2005-09-19 | 2007-01-11 | Novatek Microelectronics Corp | Device and method for zooming images |
| CA2631803A1 (en) * | 2005-12-02 | 2007-06-07 | Thomson Licensing | Work flow metadata system and method |
| US9615049B2 (en) * | 2008-04-10 | 2017-04-04 | Imagine Communications Corp. | Video multiviewer system providing direct video data transfer to graphics processing unit (GPU) memory and related methods |
Citations (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52115121A (en) * | 1976-03-19 | 1977-09-27 | Rca Corp | Device for altering television picture size |
| JPS54112122A (en) * | 1978-02-22 | 1979-09-01 | Matsushita Electric Ind Co Ltd | Picture display unit |
| JPS54148426A (en) * | 1978-05-15 | 1979-11-20 | Nec Corp | Compounding device for plural picture screens |
| JPS5595369U (ja) * | 1978-12-26 | 1980-07-02 | ||
| JPS58160983A (ja) * | 1982-03-18 | 1983-09-24 | 横河電機株式会社 | Ｃｒｔ表示装置 |
| JPS60172091A (ja) * | 1984-02-17 | 1985-09-05 | ソニー株式会社 | カラ−表示装置 |
| JPS60206383A (ja) * | 1984-03-30 | 1985-10-17 | Matsushita Electric Ind Co Ltd | テレビジヨン受像機 |
| JPS60257694A (ja) * | 1984-06-04 | 1985-12-19 | Matsushita Electric Ind Co Ltd | テレビジヨン受像機 |
| JPS61130996A (ja) * | 1984-11-30 | 1986-06-18 | 株式会社東芝 | ビデオ入出力装置 |
| JPS61224576A (ja) * | 1985-03-28 | 1986-10-06 | Sharp Corp | テレビジヨン受信機の映像および音声切換回路装置 |
| JPS61166673U (ja) * | 1985-04-04 | 1986-10-16 | ||
| JPS61245775A (ja) * | 1985-04-24 | 1986-11-01 | Nec Corp | デジタル特殊効果装置の水平アドレス発生回路 |
| JPS6234280A (ja) * | 1985-08-07 | 1987-02-14 | Ricoh Co Ltd | 画像処理デ−タ出力方式 |
| JPS62104383A (ja) * | 1985-10-31 | 1987-05-14 | Nec Corp | マルチム−ブ画像効果装置 |
| JPS62155880A (ja) * | 1985-12-27 | 1987-07-10 | シャープ株式会社 | パ−ソナルコンピユ−タ |
| JPS62180682A (ja) * | 1986-02-04 | 1987-08-07 | Matsushita Electric Ind Co Ltd | 切替回路 |
| JPS62254578A (ja) * | 1986-04-28 | 1987-11-06 | Sharp Corp | 表示制御装置 |
| JPS6335070A (ja) * | 1986-07-30 | 1988-02-15 | Toshiba Corp | 画像情報処理装置 |
Family Cites Families (88)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1597484A (en) * | 1977-03-21 | 1981-09-09 | Rca Corp | Television picture compressor |
| US4120048A (en) * | 1977-12-27 | 1978-10-10 | Rockwell International Corporation | Memory with simultaneous sequential and random address modes |
| JPS5595369A (en) * | 1979-01-11 | 1980-07-19 | Semiconductor Res Found | Semiconductor device |
| US4266242A (en) * | 1978-03-21 | 1981-05-05 | Vital Industries, Inc. | Television special effects arrangement |
| US4243984A (en) * | 1979-03-08 | 1981-01-06 | Texas Instruments Incorporated | Video display processor |
| US4340903A (en) * | 1980-08-06 | 1982-07-20 | Sony Corporation | Television camera |
| US4418343A (en) * | 1981-02-19 | 1983-11-29 | Honeywell Information Systems Inc. | CRT Refresh memory system |
| NL187211C (nl) * | 1981-02-27 | Uniroyal Inc | Werkwijze voor de bereiding van een expandeerbaar mengsel, werkwijze voor de bereiding van geexpandeerde polymere materialen, alsmede werkwijze voor de bereiding van een hydrazodicarbonzuurester als bij verhitting gasafsplitsend middel. | |
| JPS57154981A (en) * | 1981-03-19 | 1982-09-24 | Matsushita Electric Ind Co Ltd | Artificial interlacing circuit |
| US4479142A (en) * | 1982-05-17 | 1984-10-23 | M/A-Com Dcc, Inc. | Interface apparatus and method for asynchronous encoding of digital television |
| US4599611A (en) * | 1982-06-02 | 1986-07-08 | Digital Equipment Corporation | Interactive computer-based information display system |
| US4589020A (en) * | 1982-11-22 | 1986-05-13 | Olympus Optical Co., Ltd. | TV video data input apparatus |
| US4511965A (en) * | 1983-03-21 | 1985-04-16 | Zenith Electronics Corporation | Video ram accessing system |
| JPS6046597A (ja) * | 1983-08-24 | 1985-03-13 | シャープ株式会社 | パ−ソナルコンピユ−タ |
| US4626837A (en) * | 1983-11-17 | 1986-12-02 | Wyse Technology | Display interface apparatus |
| JPS60127598A (ja) * | 1983-12-14 | 1985-07-08 | Toshiba Corp | 半導体集積回路装置 |
| JPS60134288A (ja) * | 1983-12-23 | 1985-07-17 | 株式会社日立製作所 | 矩形カ−ソル入力機能付端末装置 |
| JPS60141541A (ja) | 1983-12-29 | 1985-07-26 | Nippon Soken Inc | ブロツク型熱交換エレメントの製造方法 |
| US5163024A (en) * | 1983-12-30 | 1992-11-10 | Texas Instruments Incorporated | Video display system using memory with parallel and serial access employing serial shift registers selected by column address |
| US4851922A (en) * | 1984-02-29 | 1989-07-25 | Canon Kabushiki Kaisha | Video signal processing apparatus |
| US4602275A (en) * | 1984-03-19 | 1986-07-22 | Rca Corporation | Television memory system |
| JPH0786743B2 (ja) | 1984-05-25 | 1995-09-20 | 株式会社アスキー | ディスプレイコントローラ |
| US4656597A (en) * | 1984-07-23 | 1987-04-07 | Texas Instruments Incorporated | Video system controller with a row address override circuit |
| JPS61131976A (ja) * | 1984-11-30 | 1986-06-19 | Pioneer Electronic Corp | 画像処理装置 |
| JPS61147677A (ja) * | 1984-12-21 | 1986-07-05 | Mitsumi Electric Co Ltd | ス−パ−インポ−ズ装置 |
| JPS61151282A (ja) * | 1984-12-25 | 1986-07-09 | Mitsubishi Pencil Co Ltd | 鉛筆芯の製造方法 |
| JPS61166673A (ja) * | 1985-01-18 | 1986-07-28 | Shimizu Constr Co Ltd | 災害予知情報処理システム |
| JPS61173291A (ja) * | 1985-01-29 | 1986-08-04 | 松下電器産業株式会社 | ス−パ−インポ−ズ装置 |
| US4858107A (en) * | 1985-03-11 | 1989-08-15 | General Electric Company | Computer device display system using conditionally asynchronous memory accessing by video display controller |
| JPS61281791A (ja) * | 1985-06-07 | 1986-12-12 | Sony Corp | デイジタルコンバ−ジエンス装置 |
| JPH074023B2 (ja) * | 1985-07-30 | 1995-01-18 | 松下電器産業株式会社 | テレビ画像拡大方法 |
| JPS6242228A (ja) * | 1985-08-19 | 1987-02-24 | Nec Corp | 表示情報処理システム |
| US4739410A (en) * | 1985-09-25 | 1988-04-19 | Humphrey Instruments, Inc. | Superimposed analog video image on plotted digital field tester display |
| DE3582330D1 (de) * | 1985-10-10 | 1991-05-02 | Itt Ind Gmbh Deutsche | Fernsehempfaenger mit mehrfach-bildwiedergabe. |
| JPS62123284A (ja) * | 1985-11-20 | 1987-06-04 | 大同特殊鋼株式会社 | 連続熱処理炉 |
| JP2520872B2 (ja) * | 1985-12-10 | 1996-07-31 | オリンパス光学工業株式会社 | 画像表示装置 |
| JPS62150982A (ja) * | 1985-12-24 | 1987-07-04 | Matsushita Electric Ind Co Ltd | ２画面テレビ受像機 |
| US4665438A (en) * | 1986-01-03 | 1987-05-12 | North American Philips Corporation | Picture-in-picture color television receiver |
| JPS62159582A (ja) * | 1986-01-06 | 1987-07-15 | Sony Corp | テレビジヨン受像機 |
| JPH0638644B2 (ja) * | 1986-01-20 | 1994-05-18 | 株式会社日立製作所 | 文字図形表示回路 |
| US4742350A (en) | 1986-02-14 | 1988-05-03 | International Business Machines Corporation | Software managed video synchronization generation |
| JPS62191884A (ja) * | 1986-02-17 | 1987-08-22 | 日本電気エンジニアリング株式会社 | コンピユ−タ画像表示装置 |
| JPS62208766A (ja) * | 1986-03-10 | 1987-09-14 | Mitsubishi Electric Corp | 映像合成装置 |
| JPS62239672A (ja) * | 1986-04-10 | 1987-10-20 | Alps Electric Co Ltd | 表示方法 |
| US4768093A (en) * | 1986-06-05 | 1988-08-30 | North American Philips Corporation | Vertical pre-filter for pip television receivers |
| DE3787324T2 (de) * | 1986-06-20 | 1994-03-31 | Sony Corp | Videospeicher. |
| JPS635682A (ja) * | 1986-06-25 | 1988-01-11 | Matsushita Electric Ind Co Ltd | 映像信号処理方法 |
| US4833625A (en) * | 1986-07-09 | 1989-05-23 | University Of Arizona | Image viewing station for picture archiving and communications systems (PACS) |
| JPS6335083A (ja) * | 1986-07-30 | 1988-02-15 | Fujitsu Ltd | ス−パインポ−ズ方式 |
| JPS6365784A (ja) * | 1986-09-05 | 1988-03-24 | Sharp Corp | Ｃｒｔ表示装置 |
| US4790028A (en) * | 1986-09-12 | 1988-12-06 | Westinghouse Electric Corp. | Method and apparatus for generating variably scaled displays |
| JPH06103456B2 (ja) * | 1986-10-25 | 1994-12-14 | 株式会社日立製作所 | ラスタ演算回路 |
| JPS63123284A (ja) * | 1986-11-12 | 1988-05-27 | Sharp Corp | テレビジヨン受像機 |
| JP2508673B2 (ja) * | 1986-12-17 | 1996-06-19 | ソニー株式会社 | 表示装置 |
| JPS63188275A (ja) * | 1987-01-30 | 1988-08-03 | Matsushita Electric Ind Co Ltd | 画像処理装置 |
| US4821101A (en) * | 1987-02-19 | 1989-04-11 | Isix, Inc. | Video system, method and apparatus |
| JPS63225874A (ja) * | 1987-03-13 | 1988-09-20 | Matsushita Electric Ind Co Ltd | 画像処理装置 |
| CA1272312A (en) * | 1987-03-30 | 1990-07-31 | Arthur Gary Ryman | Method and system for processing a two-dimensional image in a microprocessor |
| JPS63290079A (ja) * | 1987-05-21 | 1988-11-28 | Toshiba Corp | ２画面テレビジョン受像機 |
| JPS644828A (en) | 1987-06-26 | 1989-01-10 | Sharp Kk | Image display control system |
| JP2595551B2 (ja) * | 1987-08-14 | 1997-04-02 | ソニー株式会社 | 画像信号処理装置 |
| US4907086A (en) * | 1987-09-04 | 1990-03-06 | Texas Instruments Incorporated | Method and apparatus for overlaying a displayable image with a second image |
| US4890098A (en) * | 1987-10-20 | 1989-12-26 | International Business Machines Corporation | Flexible window management on a computer display |
| US4974173A (en) * | 1987-12-02 | 1990-11-27 | Xerox Corporation | Small-scale workspace representations indicating activities by other users |
| JPH01264376A (ja) * | 1988-04-15 | 1989-10-20 | Hitachi Ltd | 複数画面を表示可能とする信号処理回路 |
| KR950010887B1 (en) * | 1988-07-08 | 1995-09-25 | Samsung Electronics Co Ltd | Multi-screen producting image control circuit |
| US5387945A (en) * | 1988-07-13 | 1995-02-07 | Seiko Epson Corporation | Video multiplexing system for superimposition of scalable video streams upon a background video data stream |
| JPH0267883A (ja) * | 1988-09-02 | 1990-03-07 | Hitachi Ltd | ビデオプリンタ信号処理回路 |
| US4970596A (en) * | 1988-09-07 | 1990-11-13 | North American Philips Corp. | Pseudo line locked write clock for picture-in-picture video applications |
| US4907085A (en) * | 1988-09-22 | 1990-03-06 | Thomson Consumer Electronics, Inc. | Television system user-accessible component display apparatus |
| US4961071A (en) * | 1988-09-23 | 1990-10-02 | Krooss John R | Apparatus for receipt and display of raster scan imagery signals in relocatable windows on a video monitor |
| US5068650A (en) * | 1988-10-04 | 1991-11-26 | Bell Communications Research, Inc. | Memory system for high definition television display |
| US5146556A (en) * | 1988-10-11 | 1992-09-08 | Next Computer, Inc. | System and method for managing graphic images |
| EP0371270B1 (en) * | 1988-10-31 | 1994-01-05 | Nec Corporation | Image size reduction circuit for reducing ordinary-sized image into smaller area |
| US4994902A (en) * | 1988-11-30 | 1991-02-19 | Hitachi, Ltd. | Semiconductor devices and electronic system incorporating them |
| JP3089630B2 (ja) * | 1989-03-30 | 2000-09-18 | ソニー株式会社 | サンプリングレート変換装置 |
| US5047857A (en) * | 1989-04-20 | 1991-09-10 | Thomson Consumer Electronics, Inc. | Television system with zoom capability for at least one inset picture |
| US5091785A (en) * | 1989-04-20 | 1992-02-25 | Thomson Consumer Electronics, Inc. | Picture-in-picture circuitry using field rate synchronization |
| US5014128A (en) * | 1989-04-24 | 1991-05-07 | Atronics International Inc. | Video interface circuit for displaying capturing and mixing a live video image with computer graphics on a video monitor |
| JPH0771189B2 (ja) * | 1989-05-16 | 1995-07-31 | 富士ゼロックス株式会社 | 画像データの変倍処理装置 |
| US5258750A (en) * | 1989-09-21 | 1993-11-02 | New Media Graphics Corporation | Color synchronizer and windowing system for use in a video/graphics system |
| US5140444A (en) * | 1989-10-10 | 1992-08-18 | Unisys Corporation | Image data processor |
| US5081450A (en) * | 1990-03-09 | 1992-01-14 | International Business Machines Corporation | Apparatus and method for compressing and expanding multibit digital pixel data |
| US5113259A (en) * | 1990-04-19 | 1992-05-12 | Thomson Consumer Electronics, Inc. | Data transfer from an external computer to a television receiver having picture-in-picture capability |
| GB9012423D0 (en) * | 1990-06-04 | 1990-07-25 | Abekas Video Systems | Video image transformation |
| US5025315A (en) * | 1990-09-06 | 1991-06-18 | Chips And Technologies, Inc. | Method and apparatus for scaling interlaced images |
| US5036293A (en) * | 1990-10-19 | 1991-07-30 | Rca Licensing Corporation | Oscillator for use with video signal time scaling apparatus |
| JP3369591B2 (ja) * | 1992-04-24 | 2003-01-20 | 三洋電機株式会社 | 文字表示装置 |
-
1989
- 1989-06-09 JP JP1145274A patent/JP2748562B2/ja not_active Expired - Lifetime
- 1989-07-06 WO PCT/JP1989/000683 patent/WO1990000845A1/ja not_active Ceased
- 1989-07-06 KR KR1019900700545A patent/KR900702707A/ko not_active Withdrawn
-
1995
- 1995-05-26 US US08/452,349 patent/US5973706A/en not_active Expired - Lifetime
-
1997
- 1997-01-08 US US08/767,034 patent/US5986633A/en not_active Expired - Fee Related
- 1997-02-20 US US08/803,108 patent/US5929870A/en not_active Expired - Fee Related
- 1997-02-20 US US08/802,766 patent/US5929933A/en not_active Expired - Fee Related
-
2000
- 2000-08-11 US US09/637,825 patent/USRE37879E1/en not_active Expired - Fee Related
Patent Citations (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52115121A (en) * | 1976-03-19 | 1977-09-27 | Rca Corp | Device for altering television picture size |
| JPS54112122A (en) * | 1978-02-22 | 1979-09-01 | Matsushita Electric Ind Co Ltd | Picture display unit |
| JPS54148426A (en) * | 1978-05-15 | 1979-11-20 | Nec Corp | Compounding device for plural picture screens |
| JPS5595369U (ja) * | 1978-12-26 | 1980-07-02 | ||
| JPS58160983A (ja) * | 1982-03-18 | 1983-09-24 | 横河電機株式会社 | Ｃｒｔ表示装置 |
| JPS60172091A (ja) * | 1984-02-17 | 1985-09-05 | ソニー株式会社 | カラ−表示装置 |
| JPS60206383A (ja) * | 1984-03-30 | 1985-10-17 | Matsushita Electric Ind Co Ltd | テレビジヨン受像機 |
| JPS60257694A (ja) * | 1984-06-04 | 1985-12-19 | Matsushita Electric Ind Co Ltd | テレビジヨン受像機 |
| JPS61130996A (ja) * | 1984-11-30 | 1986-06-18 | 株式会社東芝 | ビデオ入出力装置 |
| JPS61224576A (ja) * | 1985-03-28 | 1986-10-06 | Sharp Corp | テレビジヨン受信機の映像および音声切換回路装置 |
| JPS61166673U (ja) * | 1985-04-04 | 1986-10-16 | ||
| JPS61245775A (ja) * | 1985-04-24 | 1986-11-01 | Nec Corp | デジタル特殊効果装置の水平アドレス発生回路 |
| JPS6234280A (ja) * | 1985-08-07 | 1987-02-14 | Ricoh Co Ltd | 画像処理デ−タ出力方式 |
| JPS62104383A (ja) * | 1985-10-31 | 1987-05-14 | Nec Corp | マルチム−ブ画像効果装置 |
| JPS62155880A (ja) * | 1985-12-27 | 1987-07-10 | シャープ株式会社 | パ−ソナルコンピユ−タ |
| JPS62180682A (ja) * | 1986-02-04 | 1987-08-07 | Matsushita Electric Ind Co Ltd | 切替回路 |
| JPS62254578A (ja) * | 1986-04-28 | 1987-11-06 | Sharp Corp | 表示制御装置 |
| JPS6335070A (ja) * | 1986-07-30 | 1988-02-15 | Toshiba Corp | 画像情報処理装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5523958A (en) * | 1992-06-10 | 1996-06-04 | Seiko Epson Corporation | Apparatus and method of processing image |
| JPH1051703A (ja) * | 1996-08-05 | 1998-02-20 | Sanyo Electric Co Ltd | インターネットテレビジョン |
Also Published As
| Publication number | Publication date |
|---|---|
| USRE37879E1 (en) | 2002-10-15 |
| US5986633A (en) | 1999-11-16 |
| US5973706A (en) | 1999-10-26 |
| US5929870A (en) | 1999-07-27 |
| US5929933A (en) | 1999-07-27 |
| KR900702707A (ko) | 1990-12-08 |
| JP2748562B2 (ja) | 1998-05-06 |
| WO1990000845A1 (fr) | 1990-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5469221A (en) | Video multiplexing system for superimposition of scalable video data streams upon a background video data stream | |
| JP2748562B2 (ja) | 画像処理装置 | |
| US5119082A (en) | Color television window expansion and overscan correction for high-resolution raster graphics displays | |
| US5559954A (en) | Method & apparatus for displaying pixels from a multi-format frame buffer | |
| JP3259259B2 (ja) | マルチメディア・ワークステーションにおける選択情報保護装置 | |
| US20030112248A1 (en) | VGA quad device and apparatuses including same | |
| CA2064070A1 (en) | Enhanced digital video engine | |
| JPH05204373A (ja) | 高精細マルチメディア・ディスプレイ | |
| US5602565A (en) | Method and apparatus for displaying video image | |
| EP0528152B1 (en) | Frame buffer organization and control for real-time image decompression | |
| JP2004280125A (ja) | ビデオ／グラフィックメモリシステム | |
| US20060187354A1 (en) | Video composition circuit | |
| JPH09179537A (ja) | コンピュータ・ディスプレイ用ループバック・ビデオ・プレビュー | |
| JPH0659648A (ja) | フレームバッファに画像データを格納するマルチメディア表示制御システム | |
| JPH0429479A (ja) | 画像出力制御装置 | |
| US5479604A (en) | Image processing apparatus which provides an indication of whether an odd or an even field is displayed | |
| JP2738356B2 (ja) | コンピュータシステム | |
| JP3253778B2 (ja) | 表示システム、表示制御方法及び電子機器 | |
| JP2738286B2 (ja) | 画像処理装置および方法並びにコンピュータシステム | |
| JP3704999B2 (ja) | 表示装置及び表示方法 | |
| JPH03159491A (ja) | マルチ画面表示システム | |
| CN111770382B (zh) | 使用单一视频处理路径处理多视频的视频处理电路及方法 | |
| JP3122996B2 (ja) | 動画・静止画表示装置 | |
| JPH0456891A (ja) | 映像処理装置 | |
| JPH10149149A (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080220 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 12 |