JPH02298062A - 混成集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 くイ〉産業上の利用分野 本発明は集積回路基板に樹脂封止型の不揮発性メモリ、
例えばＥＦＲＯＭ（紫外線消去形プログラマブル・リー
ド・オンリ・メモリー）を実装してなるＥＦＲＯＭ内蔵
型の混成集積回路装置に関する。

（ロ）従来の技術 紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するＥＰ
ＲＯＭ素子は、各種電子機器に好んで用いられている。

このＥＰＲＯＭ素子は、制御用或は駆動用集積回路と共
に現在、その殆んどがプリント配線板に実装されており
、一旦書込んだ情報をその後書き直すために通常、着脱
容易なプリント配線板に実装されている。各種電子機器
で小型軽量化が要求される機器は、チップ・オン・ボー
ドと称される技法によってプリント配線板に半導体集積
回路（ＩＣ）チップが直接搭載され、所要の配線が施さ
れた後この配線部分を含んで前記ＩＣチップが合成樹脂
によっ℃被覆され、極めて小形軽量化が達成されている
。

一方紫外線照射窓を必要とするＥＰＲＯＭチップは、こ
の照射窓がネックとなり未だサーディツプ型パッケージ
に組込まれて製造され、プリント配線板に実装されてい
るため小型軽量化が図れない。

かかる従来のＥＰＲ６Ｍ素子の実装構造を第１２図に従
って説明すると、第１２図は従来のＥＰＲＯＭ素子の一
部断面を有する斜視図であって、主表面上に導電性配線
パターン（４１）が形成きれたガラス・エポキシ樹脂な
どから構成された絶縁性基板（４２）のスルーホール（
４３）にサーディツプ型パッケージに組込まれＥＰＲＯ
Ｍ素子〈４４）が搭載されている。このＥＰＲＯＭ素子
（４４）はヘラダーク４５）およびキャップ（４６）を
有し、前記ヘッダー（４５〉はセラミック基材（４７）
に外部導出リード（４８）か低融点ガラス材で接着され
ている。又このヘラダーク４５）はガラスに金粉が多量
に混入したいわゆる金ペーストを焼結した素子搭載部（
５０）が前記低融点ガラス材上或はセラミック基材（４
７）上に接着されており、この素子搭載部（５０）にＥ
ＰＲＯＭチップ（５１）が紫外線照射面を上にして装着
され、このチップ（５１）の電極と前記外部導出り一１
’（４８）とが金属細線（５２）によって接続されてい
る。前記キャップ（４６）は蓄部材であって、前記ＥＰ
ＲＯＭチップ（５１）の紫外線照射面と対向する部分に
窓（５３）を有するセラミック基材（５４）を含み、こ
のキャップ（４６）は低融点ガラスによってヘッダー（
４５）に配置されたＥＰＲＯＭチップ（５１）を密封し
ている。この様にＥＰＲＯＭチップ（５１）を密封した
ＥＰＲＯＭ素子（４４）は、前記絶縁性基板（４２）の
スルーホール（４３）に外部導出リード（４８）を挿通
させ半田によって固定される。このスルーホール（４３
）は導電性配線パターン（４１）によって所要の配線引
回しが施され、前記絶縁性基板の端部に設げられた雄型
コネクタ端子部（５５）から図示しない雌型コネクタへ
と接続される。

さて、かかる従来のＥＰＲＯＭ素子の実装構造は、ＥＰ
ＲＯＭチップ（５１〉に比ベパッケージ外形が極めて大
きく、平面占有率もさることながら三次元、つまり高さ
もチップの高さの数倍となり、薄型化に極めて不利であ
る。更にスルーホール（４３）に外部導出リードを挿通
１．た後、半田などで固定する必要も生ずる。更に特筆
すべき大きな欠点は、絶縁性基板への実装に先立ってＥ
ＰＲＯＭ素子を一部パッケージに組立てることである。

ＥＦ’ＲＯＭ素子は紫外線照射用の窓を有するが故、そ
のパッケージは、セラミックスを基材としたサーディツ
プ型パッケージに組立てられるが、このパッケージは低
融点ガラスにより封止される為、高温（４００〜５００
℃）シールとなり、ＥＰＲＯＭチップの電極（アルミニ
ウム）と外部導出リードとを接続する金属細線を同種材
料で構成しないとアロイ化が起り配線抵抗の増加を来し
たり、断線を生じたりする。この様な事態を回避する目
的で通常アルミニウム細線が用いられるが、このＥＰＲ
ＯＭチップはサブストレートを接地電位にする必要上、
ＥＰＲＯＭチップの接地電極を金ペーストで形成された
チップ搭載部とワイヤ接続する。ここに於ても金ペース
ト中の金或はおよび箔等の金属と前記アルミニウムとで
二次或は多元合金反応が進むことから、グランドダイス
と呼ばれる頭部にアルミニウムが被着されたシリコン小
片をＥＰＲＯＭチップと別個に前記金ペーストより成る
チップ搭載部に固着させ、このグランドダイス頭部とＥ
ＰＲＯＭチップの接地電極とを接続するという極めて煩
雑な作業を伴う等、従来の実装構造は、小型、軽量、低
価格のいずれも不満足なものである。

斯る問題を解決するために第１３図に示したＥＰＲＯＭ
実装構造がある。

以下に第１３図に示したＥＰＲＯＭ実装構造について説
明する。

主表面（６０ａ）に導電性配線パターン（６０ｂ）が形
成されたガラス・エポキシ樹局板などの絶縁性基板（６
０）は、ＥＰＲＯＭチップ（６１）を載置するチップ搭
載エリヤ（６０ｃ）を有し、前記配線パターン（６０ｂ
）は、とのエリヤ近傍から主表面（６０ａ）上を引回さ
れて図示しない雄型コネクタ端子部に接続されている。

前記エリヤ（６０ｃ）には、ＥＰＲＯＭチップ（６１）
が搭載され、このチップ（６１）の表面電極と前記配線
パターン＜６０ｂ）とが金属細線（６２）により接続さ
れている。勿論金属細線（６２）の１本は前記チップ（
６１）のサブストレートと接続する為に、このチップ（
６１）が搭載された配線パターン（６０ｂ）とワイヤリ
ングされている。前記ＥＰＲＯＭチップ（６１）の紫外
線照射面（６１ａ）上には紫外線透過性樹脂（６３）　
（例えば東し社製、型名ＴＸ−９７８）を介して、紫外
線透過性窓材（６４）が固着されている。この窓材（６
４）は、石英、透明アルミナ等、公知の紫外線透過性材
料である。そして、前記窓材（６４）の頂部面（６４ａ
）は、ＥＰＲＯＭチップ（６１）の紫外線照射面に光を
導入する面であるから、この頂部面（６４ａ）を除いた
残余の窓材（６４）部分と、金属細線（６２）と、この
金属細線〈６２）と前記配線パターン（６０ｂ）との接
続部分とが合成樹ＪＭ（６５）（例えば日東電工社製、
型名ＭＰ−１０）で被覆されている。もし、絶縁性基板
（６ｏ）と、ＥＦ’ＲＯＭチップ（６１）と窓材（６４
）とを加えた総合厚さ寸法を更に低くする必要があれば
、前記基板（６ｏ）のチップ搭載エリヤ（６０ｃ）をザ
グリ穴としてこの基板（６ｏ）の厚さの半分程度握れば
良い。又この様なザグリ穴としておけば、合成樹脂〈６
５）の流れ止めダムが形成され湿気などの浸入に対して
有効に作用する。

第１２図および第１３図で示したＥＰＲＯＭ実装構造は
特開昭６０−８３３９３号公報（ＨＯ５に１／１８）に
記載されている。

（ハ）発明が解決しようとする課題 第１４図で示したＥＰＲＯＭ実装構造ではＥＰＲＯＭの
チップをプリント基板上にダイボンディングしているた
め、小型化となることはいうまでもない。しかしながら
、ここでいう小型化はあくまでＥＰＲＯＭ自体の小型化
である。即ち、第１４図からは明らかにされていないが
ＥＰＲＯＭの周辺に固着されているマイクロコンピュー
タおよびその周辺回路素子はディスクリ−１・等の電子
部品で構成されているために、ＥＰＲＯＭを搭載したプ
リント基板用の集積回路としてのシステム全体を見た場
合なんら小型化とはならず従来通りプリント基板の大型
化、即ちシステム全体が大型化になる問題がある。更に
第１４図に示したＥＦＲＯＭ構造ではＥＦＲＯＭのプロ
グラムデータを消去する場合、プリント基板上に紫外線
を照射し消去した後、ＥＦＲＯＭから延在された引回し
線の導電パターン上にプローブ等の書込み用の端子を当
接して再書込みを行わなければならず、従来の一般的な
ＲＯＭライターを使用することができずＥＦＲＯＭの再
書込みという点で煩雑となる問題がある。

また、第１３図に示したＥＰＲＯＭ実装構造では消去後
の再書込みという点ではＥＦＲＯＭをプリント基板から
着脱することが可能であるために、一般的なＲＯＭライ
ターを用いての書込みが行えるために比較的容易に行え
る。しかしながら、第１２図に示した実装構造において
も第１４図と同様にＥＦＲＯＭの周辺の回路、即ち、マ
イクロコンピュータやその周辺ＬＳＩ、ＩＣ等の回路素
子がディスクリート等の電子部品で構成されているため
、プリント基板の大型化、即ちシステム全体が大型化と
なりユーザが要求される軽薄短小のＥＦＲＯＭ搭載の集
積回路を提供することができない大きな問題がある。

更に第１３図および第１４図で示したＥＰＲＯＭ実装構
造では、上述した様にシステム全体が大型化になると共
にＥＦＲＯＭおよびその周辺の回路素子を互いに接続す
る導電パター、ンが露出されているため信頼性が低下す
る問題がある。

更に第１３図および第１４図で示したＥＰＲＯＭ実装構
造ではＥＦＲＯＭと、その周辺のマイクロコンピュータ
およびＩＣ，ＬＳＩ等の回路素子が露出されているため
、基板上面に凹凸が生じて取扱いにくく作業性が低下す
る問題がある。

更に第１３図及び第１４図で示したＥＰＲＯＭ実装構造
では一枚のプリント基板上にＥＰＲＯＭとディスクリー
ト部品からなるマイクロコンピュータ及びその周辺の回
路素子の全ての素子が搭載されているため上述した様に
システム自体の小型化という点で大きな問題となる。

（ニ）課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、二
枚の集積回路基板を固着一体化するケース材の一側面に
シングルインライン型樹脂モールドされた不揮発性メモ
リーを配置し且つ二枚の基板上に形成した導電路と接続
し、マイクロコンピュータ及びその周辺回路素子を二枚
の基板とケース材とで形成された封止空間内に配置した
ことを特徴とする。

従ってＥＰＲＯＭを搭載した混成集積回路を小型化でし
かも二枚の基板上の全面に回路素子を実装することがで
き、高密度実装のＥＦＲＯＭ内蔵の混成集積回路装置を
提供することができる。

〈ホ）作用 この様に本発明に依れば、二枚の基板を固着一体化する
ケース材の一側面にシングルインライン型樹脂モールド
された不揮発性メモリーを配置し、いずれかの基板上の
導電路と接続しているので、不揮発性メモリーの載置位
置を任意に設定でき、内蔵するマイクロコンピュータと
の電気的接続を考慮して、効率良＜ＥＰＲＯＭとマイク
ロコンピュータとを接続することができ、信号線即ち導
電路の引回し線を不要にすることができる。

更にＥＰＲＯＭの隣接する位置に最も関連の深いマイク
ロコンピュータを配置でき、ＥＰＲＯＭとマイクロコン
ピュータ間のデータのやりとりを行うデータ線を最短距
離あるいは最小距離で実現でき、データ線の引回しによ
る実装密度のロスを最小限に抑制することになり、高密
度の実装が行える。

更に本発明では不揮発性メモリー以外の釡での回路素子
はチップ部品で二枚の基板とケース材とで形成された封
止空間内に配置され且つ不揮発性メモリーは夫々の基板
の周端部の導電路に接続され、実質的にケース材の側面
に搭載されることにより、夫々の基板全面を実装面積と
して利用できるため、小型化あるいは高密度実装の優れ
たＥＦＲＯＭ内蔵の混成集積回路装置を提供することが
できる。

（へ）実施例 以下に第１図乃至第１２図に示した実施例に基づいて本
発明の混成集積回路装置を詳細に説明する。

第１図および第２図には、本発明の一実施例の混成集積
回路装置り１）が示されている。この混成集積回路装置
（１）は独立した電子部品として用いられコンピユータ
等の幅広い分野で機能を独立して有する集積回路として
用いられる。

この混成集積回路装置（１）は第１図および第２図に示
す様に、二枚の集積回路基板（２）（３）と、二枚の集
積回路基板（２）（３）上に形成された所望形状の導電
路〈５）と、夫々の導電路（５）と接続されシングルイ
ンライン型樹脂モールドされた不揮発性メモリー（６）
と、そのメモリー（６〉からデータを供給され且つ不揮
発性メモリー（６）が搭載された導電路（５）と接続さ
れたマイクロコンピュータ（７）と、二枚の基板（２）
（３）上の導電路＜５〉と接続された周辺の回路素子（
８）と、二枚の基板（２）（３）を離間して一体化する
ケース材（９）とをから構成される。

二枚の集積回路基板（２）（３）はセラミックス、ガラ
スエポキシあるいは金属等の硬質基板が用いられ、本実
施例では放熱性および機械的強度に優れた金属基板を用
いるものとする。

金属基板としては例えば０．５〜１．ｏｒ＠厚のアルミ
ニウム基板を用いる。その二枚の基板（２）（３）の表
面には第４図に示す如く、周知の陽極酸化により酸化ア
ルミニウム膜（９）（アルマイト層）が形成され、その
−主面側に１０〜７０μ厚のポリイミド等のフレキシブ
ル性を有した絶縁樹脂層（１Ｏ）が貼着される。更に絶
縁樹脂層（１０）上には１０〜７０μ厚の銅箔（１１）
が絶縁樹脂層り１０）と同時にローラーあるいはホット
プレス等の手段により貼着されている。ところで、二枚
の基板（２）（３）はフレキシブル性を有する絶縁樹脂
層（１０）によって所定の間隔離間されて連結された状
態となっている。

二枚の基板（２）（３）の−主面上に設けられた銅箔（
１１）表面上にはスクリーン印刷によって所望形状の導
電路を露出してレジストでマスクされ、貴金属（金、銀
、白金）メッキ層が銅箔（１１）表面にメッキされる。

然る後、レジストを除去して貴金属メッキ層をマスクと
して銅箔（１１）のエツチングを行い所望の導電路り５
）が形成される。ここでスクリーン印刷による導電路（
５）の細さは０．５１１１１１が限界であるため、極細
配線パターンを必要とするときは周知の写真蝕刻技術に
依り約２μまでの極細導電路（５）の形成が可能となる
。

夫々の基板（２）（３）上の導電路（５）にはシングル
インライン型不揮発性メモリー（６）とそのメモリー（
６）からデータを供給されるマイクロコンピュータ（７
）が搭載され、一方の基板（３）及び他方の基板（２）
上の導電路（５）にその周辺の回路素子（８）が搭載さ
れている。また両基板（２）（３）の−側辺あるいは対
向する側辺周端部に導電路（５）が延在され外部リード
端子（１２）（１３）を固着するための複数のパッドが
形成されている。このパッドには外部リード端子（１２
）（１３）が半田によって固着され、水平に導出されて
その中央部分で略直角に折曲られている。また両基板（
２）（３）上に形成されている導電路（５）はフレキシ
ブル樹脂層（１０）上に形成されているので二枚の基板
（２）（３）を股がる様にバターニングされ両基板（２
）（３）の接続が所定の位置でしかも任意に行えること
ができる。

不揮発性メモリー（６）としてシングルインライン型樹
脂モールドされたＥ　Ｆ　ＲＯＭ　（Ｅｒａｓａｂｌａ
Ｐｒｏｇｒａｍａｂｌｅ　Ｒｅａｄ　０ｎｌｙ　Ｍｅｍ
ｏｒｙ）が用いられる（以下不揮発性メモリー（６）を
ＥＦＲＯＭという）。このＥＦＲＯＭ（６）は周知の如
く、ＥＰＲＯＭ　（６）のペレットに形成されでいるフ
ローティングゲートに蓄積されている電子（プログラム
・データ）を光を照射して励起させて未記憶状態のベレ
ットに戻し再書込みして利用できる素子である。

一般的なＥ　Ｆ　ＲＯＭ（６）の構造は第５図および第
６図に示す様に５ＩＰ（シングル・イン・ライン）型で
あり、大別すると樹ＪＩＷモールド型パッケージタイプ
とセラミックス型パッケージタイプとがある。樹脂モー
ルド型あるいはセラミックス型のいずれのタイプにおい
てもペレット（１４）のメモリーを消去するために光を
照射する必要があるため、モールド樹脂の側面でベレッ
ト（１４）の上面にあたる部分はエネルギーの高い光（
紫外線）を透過する透過部材（１５〉が配置されている
。本実施例ではＳＩＰ型のＥＰＲＯＭ（６）であれば樹
脂モールド型あるいはセラミックス型のどちらのタイプ
のパッケージを用いてもよい。この様なＥＦＲＯＭ装置
は特開昭５３−７４３５８号公報および特開昭６２−２
９０１６０号公報に開示されている。

一方、ＥＰＲＯＭ（６）のプログラム・データを選択し
て供給されるマイクロコンピュータ（７）およびその周
辺の回路素子（８）のＩＣ、トランジスタ、チップ抵抗
およびチップコンデンサー等はチップ部品で所望の導電
路り５）上に半田付けあるいはＡｇペースト等のろう材
によって付着され、マイクロコンピュータ（７）および
回路素子（８）は近傍の導電路（５）にボンディング接
続されている。

更に導電路（５）間にはスクリーン印刷によるカーボン
抵抗体あるいはニッケルメッキによるニッケルメッキ抵
抗体が抵抗素子として形成されている。

上述した二枚の基板（２）（３）はケース材（９）を挾
持する様に固着一体化され、そのケース材（９〉の−辺
の側面にＳＩＰ型ＥＰＲＯＭ（６）が配置される。即ち
、ＳＩＰ型ＥＦＲＯＭ（６）は他方の基板（３）の導電
路り５）と接続され、他方の基板（３）上に搭載される
ことになる。更に詳述すればＳＩＰ型Ｅ　Ｐ　ＲＯＭ（
６）は他方の基板（３）の周端部の導電路（５）上に固
着されたソケット（１６）を介して導電路（５）と接続
されることになる。

ケース材（９）は絶縁部材の熱可塑性樹脂から形成され
、第３図に示す如く、二枚の基板（２）（３）を所定間
隔離間して封止空間（２〉を形成するために一定の厚み
を有し枠状に形成されている。ケース材（９）の−側面
にはソケット（１６）、即ち、ＳＩＰ型Ｅ　Ｐ　ＲＯＭ
（６）を収納するための孔（４）が設けられている。そ
の孔（４）はＳＩＰ型ＥＰＲＯＭ（６）とソケット（１
６）を収納でき且つ、ＳＩＰ型ＥＦＲＯＭ（６）の外形
と実質的に同形状で形成され、ケース材（９）の約半分
の厚みを利用して他方の基板（３）の内（１１にくぼま
せている。またＥＰＲＯＭ（６）の挿脱を容易に行うた
めにＳＩＰ型Ｅ　Ｐ　ＲＯＭ（６）より若干大きめに形
成されている。更に孔り４）が設けられたケース材（９
）の他の一側辺には両基板（２）（３）を配置したとき
に樹脂層（１０）が容易に折曲される様に円弧状に形成
されている。

ケース材（９）と二枚の基板（２）＜３）との固着は接
着シートによって行われ、フィルム樹脂層（１０）によ
って連結された両基板（２）（３）でケース材（９）を
挾む様に且つ搭載された回路素子を対向させる様にして
固着される。このとき、両基板（２）（３）を連結する
フィルム樹脂層（１０）は上述したケース材（９）に設
けられた円弧状部と当接されて折曲げされるため折曲げ
部分の導電路（５）が折曲時に切断する恐れはない。ケ
ース材（９）と両基板（２）（３）とを一体化したのち
、連結部の樹脂層（１０）が露出きれるため、本実施例
では蓋体（２０）で露出した連結部分を完全に封止する
ものとする。尚、蓋体く２０）はケース材（９）と同一
材料で形成され、その接着は上述した接着シート等の所
定の手段によって行われている。

ケース材（９）と二枚の基板（２）＜３）を固着一体化
すると、ケース材（９）の−側辺に設けた孔（４）と基
板（２）＜３）間にＥＦＲＯＭ（６）が配置される。即
ち、孔（４）が固着される他方の基板（３）上の周端部
にはＳＩＰ型ＥＰＲＯＭ（６）と接続される複数の導電
路〈５）が形成され、その導電路（５）上にＥＦＲＯＭ
（６）を接続するためのソケット（１６）が半田固着さ
れている。ソケット（１６）は、第２図に示す如く、Ｓ
ＩＰ型Ｅ　Ｆ　ＲＯＭ（６）のリードが挿入されて接続
されることになる。即ち、ＳＩＰ型ＥＦＲＯＭ（６）は
ソケット（１６）を介して他方の基板（３）に搭載され
ることになる。ソケット（１６）が固着された一方の導
電路（５）の他端はマイクロコンピュータ（７）の近傍
に延在されチップ状のマイクロコンピユータフ７）とボ
ンディングワイヤで電気的に接続される。即ち、ＳＩＰ
型ＥＦＲＯＭ（６）と接続されるマイクロコンピュータ
（７）は他方の基板（３）上に設けたソケット（１６）
の近傍に配置される。

ここでＳＩＰ型Ｅ　Ｆ　ＲＯＭ＜６）とマイクロコンピ
ュータ（７）との位置関係について述べる。第７図はＳ
ＩＰ型ＥＦＲＯＭ（６）が挿入されるソケット（１６）
とマイクロコンピュータ（７）とを他方の基板〈３）上
に配置したときの要部拡大図であり、ＳＩＰ型ＥＰＲＯ
Ｍ（６）とチップ状のマイクロコンピュータ（７）とは
第７図に示す如く、多数本の導電路（５）を介して接続
されるため、その導電路（５〉の引回しを短くするため
にＳＩＰ型ＥＰＲＯＭ（６）が挿入されるソケット（１
６）とマイクロコンピユータ（７）は夫々、隣接する位
置かあるいはできるだけ近傍に位置する様に配置される
。従ってＳＩＰ型ＥＦＲＯＭ（６）が挿入されるソケッ
ト（１６）とマイクロコンピュータ（７）との導電路（
５）の引回しは最短距離で形成でき基板上の実装面積を
有効に使用することができる。ＳＩＰ型ＥＦＲＯＭ（６
）が挿入されるソケット（１６）とその近傍あるいは隣
接した位置に配置されたチップ状のマイクロコンピュー
タ（７）は第７図の如く、マイクロコンピュータ（７）
の近傍に延在された導電路（５）の先端部とワイヤ線に
よってボンディング接続されソケット（１６）にＳＩＰ
型ＥＰＲＯＭ（６）を挿入することにより電気的に接続
される。

ところで、ＳＩＰ型ＥＦＲＯＭ（６）はケース材（９）
に設けた孔（４）内に収納されて他方の基板（３）と接
続された構造となりＳＩＰ型ＥＦＲＯＭ（６）の上面の
みが外部に露出することになる。このとき、ＳＩＰ型Ｅ
ＰＲＯＭ（６）の上面とケース材（９）の上面とが略一
致する様に孔（４）内にＥＦＲＯＭ（６）を収納する際
に設定する。この結果、ＥＰＲＯＭ＜６）だけが孔（４
）によって露出し、他のマイクロコンピュータ（７）お
よびその周辺回路素子（８）は両基板（２）＜３）とケ
ース材（９）とで形成された封止空間（２１）内に配置
されることになる。

上述の如＜、Ｓ　Ｉ　Ｐ型ＥＰＲＯＭ＜６）と接続され
るマイクロコンピュータ（７）およびその周辺の回路素
子（８）は二枚の基板（２）（３）とケース材（９）で
形成された封止空間部（２１）Ｊコ装置する様に設定さ
れている。即ち、チップ状の電子部品および印刷抵抗、
メッキ抵抗等の抵抗素子の全ての素子が封＋ｈ空間部（
２１）内に設けられている。またＥＦＲＯＭ（６）の側
面に設けた透過部材（１５）は孔（４）の側面とほぼ当
接するので、孔（４）にＥ　Ｆ　ＲＯＭ（６）を挿入す
るだけで遮光できる。

本実施例でＥＦＲＯＭ（６）のデータ消去を行う場合は
ソケット（１６）からＥＦＲＯＭ（６）を離脱して紫外
線を照射する。また、再書込みの場合はＥＰＲＯＭ（６
）をソケットから離脱して一般的なＲＯＭライターを使
用して電気的に書込みを行い、書込み後、ソケット（１
６）に挿入すればよい。

以下に本発明を用いたモデム用の混成集積回路装置の具
体例を示す。

先ス、モデム（ＭＯＤＥＭ）とはパーソナルフンピユー
タなどのデータ端末が扱うデジタル化されたデータを電
話回線を使って、お互に離れたところでデータ送受を行
うデータ通信のためにモデムが存在する。モデムの機能
はデジタル化されたデータを電話回線で使用できる周波
数を使って、データによる変調を行いアナログ信号にし
て電話回線に乗せることと、相手方から送られて来たデ
ータで変調されるアナログ信号を復調してデジタル化し
たデータに戻す機能を持つ。

第８図に示したブロック図に基づいてモデムを簡単に説
明する。

一第８図は集積回路基板（２）上にモデムを搭載したと
きのブロック図である。

モデムは去ソコンより送信されたデータを内蔵するメモ
リー内に蓄積してそのデータを出力するＤＴＥインター
フェース（３１）と、ＤＴＥインターフェース（３１）
より出力されたデータに基づいて所定の出力信号を出力
するマイクロコンピュータ〈７）と、マイクロコンピュ
ータ（７）からアト１／スされるデータを内蔵したＥ　
Ｆ　ＲＯＭ（６）と、マイクロコンピュータ〈７）から
の出力信号を変復調しＮＣＵ（ＮＥＴＷＯＲＫ　　Ｃ０
ＮＴＲ０Ｌ　　ＵＮＩＴ）に出力する第１および第２の
変復調回路（３２）（３３〉と、マイクロコンピュータ
（７〉からの出力信号に応じて所望のＤＴＭＦ信号（ト
ーン信号）を発生するＤＴＭＦ発生器（３４）とをから
構成されている。

ＤＴＥインターフェース（３１）は例えばＳＴＣ９６１
０（セイコーエプソン）等のＩＣより成り、第９図の如
く、パソコンの出力信号を供給し、その出力信号を内蔵
メモリー内に蓄積してマイクロコンピュータ（７）へ出
力する送信メモリ一部（３５）と、マイクロコンピュー
タ（７）からの出力信号が供給される信号を内蔵メモリ
ー内に蓄積してパソコン（３８）へ出力する受信メモリ
一部（３６）と、送信メモリ一部（３５）および受信メ
モリ一部（３６）を介して入出力される夫々の信号を切
替える制御部（３７）とからなり、パソコン（３８）と
マイクロコンピュータ（７）とを接続するための所定の
機能を有するものである。

マイクロコンピュータ（７）は例えば５ＴＣ９６２０（
セイコーエプソン）等のＩＣより成り、第１０図の如く
、ＤＴＥインターフェース（３１）から出力される出力
信号を認識するコマンド認識部と、コマンド認識部によ
って認識された出力信号を解読するコマンド解読部と、
コマンド解読部で解読された信号に基づいてメモリ一部
のデータと比（絞し変復調回路へデータを供給するコマ
ンド実行部と、コマンド解読部のデータとメモリ一部内
のデータとの比較結果、誤ったデータがコマンド実行部
に供給された際にＤＴＥインターフェース（３１）に出
力信号を出力する応答コード生成部とからなる。

変復調回路（３８）はマイクロコンピユータフ７）から
送信されるデジタル信号をアナログ信号に変換してＮＣ
Ｕ部に送信する。また反対にＮＣＵ部から送信されたア
ナログ信号をデジタル信号に変換してマイクロコンピュ
ータ（７）へ送信するものであり、低速および中速夫々
のタイプの回路を備えている。第１の変復調回路（３２
）は３００ｂｐｓの低速変復調回路であり、第２の変復
調回路（３３）は１２００ｂｐｓの中速変復調回路であ
る。夫々の第１および第２の変復調回路（３２）（３３
）はマイクロコンピュータ（７）により、いずれか一方
の変復調回路が選択される。

ＤＴＭＦ発生器（３４）はマイクロコンピュータ（７）
のコマンド実行部より出力されたデータをＣＯＬ、ＲＯ
Ｗ夫々の入力端子に入力することで所定のＤＴＭＦ信号
を発生し送信ＡＭＰ（３９）に出力して電話回線へ信号
を供給する。

ＥＦＲＯＭ（６）内にはモデムの各種のモードを設定す
るためのプログラムデータがメモリーされており、マイ
クロコンピュータ（７）のアドレスに基づいてマイクロ
コンピュータ（７）に供給される。

次にモデ１５の動作についてａＳに説明する。

先ず、パソコン通信を開始するに当り、マイクロコンピ
ュータ（３８）からの読出し信号に基づいて制御スイッ
チ（４０）が動作し、所定のアドレスデータがＥＦＲＯ
Ｍ＜７）に供給され、そのアドレスに基づいたＥＦＲＯ
Ｍ（６）のプログラム・データがマイクロコンピュータ
（７）に供給され、通信を行う夫々のモデムの通信規格
（ＢＥＬＬ／ＣＣＩＴＴ規格）、通信速度（３００／　
１２００　ｂ　ｐＳ）、データファーマットの一致、デ
ツプスイッチモードの切替等の各種のモードが一致して
いるかが確認される。

各種のモードが一致しているとすると、パソコンに応答
側のモデムの電話番号をキー人力する。

その電話番号はパソコンとのインターフェース用のＤＴ
Ｅインターフェース（３１）に入力され、電話番号を解
読する為にマイクロコンピュータ（７）に転送される。

その解読した結果をＤＴＭＦ発生器（３４）に送信し、
ＤＴＭＦ発生器（３４）からＤＴＭＦ信号が発信されそ
の信号は送信ＡＭＰ（３９）、ライントランス（４１）
を介して一般電話回線へ転送される。

転送されたＤＴＭＦ信号は応答側のモデムに対して呼出
し信号を送出し、応答側のモデムは呼出し信号を受信し
て自動着信する。すると応答側のモデムは接続手順の為
のアンサ−トーンを起呼側のモデムに対して送出する。

起呼側のモデムではライントランス（４１）、受信アン
プ（４２）を通り低速変復調回路（３２）でそのアンサ
−トーンが起呼側のモデムに附して所定のアンサ−トー
ンであるか否かを検出する。所定のアンサ−トーンであ
れば通信状態に入る。

通信状態となると、起呼側のパソコンのキーボードから
の所定のキー人力信号に基づいてパソコンからのパラレ
ルデータをＤＴＥインターフェース（３１）に入力し、
そのデータをマイクロコンピュータ（７）に転送する。

ここでパラレルデータをシリアルデータに変換する。シ
リアルデータに変換されたデジタル信号は低速変復調回
路（３２）に送信される。ここでデジタル信号はアナロ
グ信号に変換され、それに対応した通信規格に基づいて
周波数変調ＦＳＫされ、送信Ａ　Ｍ　Ｐ　（３９）、ラ
イントランス（４１）を介して応答側のモデムに送信さ
れる。

一方、応答側のパソコンのキー人力信号によって送出し
た周波数変調のアナログ信号は起呼側のモデムに送出さ
れ、ライントランス（４１）、受信ＡＭ　Ｐ　（４２）
を介して低速変復調回路（３２）に入力される。ここで
アナログ信号はデジタル信号に変換されＤＴＥインター
フェース〈３１）に入力され、シリアルデジタル信号か
らパラレルデジタル信号に変換されて起呼側のパソコン
に入力される。その結果起呼側ヘパソコンと応答側のパ
ソコンは全二重通信ができる様になりパソコン通信が実
現する。

第１１図は第８図で示したモデム回路を本実施例で用い
た他方の基板（３）上に実装した場合の平面図であり、
実装される回路素子の図符号は同一符号とする。ＳＩＰ
型Ｅ　Ｆ　ＲＯＭ（６）とマイクロコンピュータ（７）
との接続はパスラインで示す。

尚、複数の回路素子を接続する導電路は煩雑のため省略
する。

第１１図に示す如く、他方の基板（３）の対向する周端
部には外部リード端子（１３）が固着される複数の固着
用バッド（５ａ）が設けられている。固着パッド（５ａ
）から延在される導電路（５）上清定位置には複数の回
路素子（８）およびＳＩＰ型ＥＰＲＯＭ（６）を搭載す
るソケット（１６）が固着される。側基板（２）（３）
上にはＳＩＰ型ＥＦＲＯＭ（６）以外のマイクロコンピ
ュータ（７）を含む複数の回路素子（８）が固着されて
おり、（３１）はＤＴＥインターフェース、（３２）＜
　（３３）第１および第２の変復調回路、（３４）はＤ
ＴＭＦ発生回路、（４０）はＥＦＲＯＭ（６）を制御す
る制御スイッチ、（７）はマイクロコンピュータ、（８
）はコンデンサー等のチップ部品である。側基板（２）
（３）間の接続は絶縁樹脂層（１０）上を延在させた導
電路（５〉により実現している。

第１１図に示す如く、マイクロコンピユータフ７）の近
傍あるいは隣接する位置にＳＩＰ型ＥＰＲＯＭ＜６）が
搭載されるソケット（１６）が固着される。マイクロコ
ンピュータ（７〉の近傍あるいは隣接する位置にソケッ
ト（１６）を固着することで、マイクロコンピユータフ
７〉とＥＰＲＯ’Ｍ（６）とのパスライン、即ち導電路
（５）の引回し線の距離を最短でしかも最ノｊ１の距離
で引回すことができ、他の実装パターンを有効に使用で
きると共に高密度実装が行える。尚、一点鎖線で囲まれ
た領域は接着シートでケース材（９）が固着される領域
を示す。

第１２図は第１１図で示した他方の基板（３）上にケー
ス材（９）を介して一方の基板（２）を固着したときの
モデム用の混成集積回路装置の完成品の平面図であり、
ケース材〈９）上面からはＳＩＰ型ＥＰＲＯＭ（６）の
上面のみが露出された状態となる。即ち、ＳＩＰ型Ｅ　
Ｆ　ＲＯＭ（６）以外の他の素子は全てケース材（９）
と二枚の基板（２）（３）とで形成された封止空間（２
１）内に封止され且つＳＩＰ型Ｅ　Ｆ　ＲＯＭ（６）の
上面のみがケース材（９）の孔（４）から露出されるの
でＳＩＰ型ＥＰＲＯＭ（６）の挿脱が必要に応じて自由
自在に行うことができる。

以上に詳述したモデム用の混成集積回路装置のＥ　Ｐ　
ＲＯＭ（６）には製品仕様の多様化に備え、仕向地、Ｏ
ＥＭ、自社販売等セットメーカ（ユーザ）が要望する仕
様変更に対して容易に対応することができる。即ち、Ｅ
ＦＲＯＭ（６）以外の回路構成はあらかじめ各種の仕様
変更に対応する様に設計されていたが、特定のユーザの
仕様に基づいて混成集積回路を設計すると、他のユーザ
仕様と一致しないことがあった場合、従来では混成集積
回路自体の設計を見なおす必要があった。

しかし本発明の混成集積回路装置ではＥＦＲＯＭ（６）
がいずれかの基板（２）（３）上に設けられたソケット
（９）を介していずれかの基板（２）（３）上に搭載さ
れ且つその表面がケース材（９）の孔（４）から露出さ
れた状態であるため、ＳＩＰ型ＥＰＲＯＭ（６）の離脱
が行えるのでユーザ側でＥＰＲＯＭを選択して実装する
だけで１つの混成集積回路装置で多機種の混成集積回路
装置の実現が行える。

斯る本発明に依れば、ケース材（９）の側面に孔（４）
を設け、その孔（４）で露出したいずれかの基板＜２）
（３）上の導電路（５）にソケット（１６）を介してＥ
ＰＲＯＭ（６）を接続し、側基板（２）（３）とケース
材（９）とで形成された。封止空間（２１）にマイクロ
コンピュータ（７）および他の回路素子（８）を固着す
ることにより、混成集積回路とＥＰＲＯＭとの一体化し
た装置ができ且つ必要性に応じて容易にＥＰＲＯＭの挿
脱が行える大きな特徴を有する。

（ト）発明の効果 以上に詳述した如く、本発明に依れば、第１にケース材
（９）の−側面に孔〈４）を設け、その孔＜４）で露出
したいずれかの基板（２）＜３）上の導電路（５）にＳ
ＩＰ型ＥＰＲＯＭを接読しているので、ＳＴＰ型ＥＦＲ
ＯＭ（６）の載置位置を任意に選定できる利点を有する
。このため内蔵するマイクロコンピュータ（７）との電
気的接続を考慮して、効率良＜ｓｒｐ型ＥＦＲＯＭ＜６
）とマイクロコンピュータ（７）とを接続でき信号線の
引回しを不要にできる。更に詳述すルト、ＳＩＰ型Ｅ　
Ｆ　ＲＯＭ（６）（７）隣接する位置に最も関連の深い
マイクロコンピュータ（７）を配置でき、その結果ＳＩ
Ｐ型ＥＦＲＯＭ（６）とマイクロコンピュータ（７〉間
のデータのやりとりを行うデータ線を最短距離あるいは
最も設計容易なレイアウトで実現でき、データ線の引回
しによる実装密度のロスを最小限に抑制できる。更に二
枚の基板（２）（３）より形成されているため高密度で
且つ小型化の混成集積回路装置を提供することができる
。

第２にケース材（９）の−側面に設けた孔（４〉にＳＩ
Ｐ型ＥＦＲＯＭ＜６）を配置しているので、一体化した
小型の混成集積回路装置として取り扱える利点を有する
。更に二枚の集積回路基板（２）（３）上の組込むマイ
クロコンピュータおよびその周辺回路素子の実装密度を
向上することにより、従来必要とされたプリント基板を
廃止でき、１つの小型化されたＳＩＰ型Ｅ　Ｆ　ＲＯＭ
（６）を着脱自在に内蔵する混成集積回路装置を実現で
きる。

第３に集積回路基板（２）（３）として金属基板を用い
ることにより、その放熱効果をプリント基板に比べて大
幅に向上でき、より実装密度の向上に寄与できる。また
導電路＜５）として銅箔（１１）を用いることにより、
導電路（３）の抵抗値を導電ペーストより大幅に低減で
き、実装される回路をプリント基板と同等以上に拡張で
きる。

第４にＥＦＲＯＭ（６）としてシングルインライン型を
用いることができるので、混成集積回路装置へのＥＰＲ
ＯＭ（６）の実装が極めて容易に実現でき且つＥＰＲＯ
Ｍ（６）の透過部材（１５）を挿入するので遮光できる
利点を有する。更にケース材（９）の孔（４）とＳＩＰ
型ＥＰＲＯＭ（６）の外形を同形状にすることによりケ
ース材（９）内にぴったり埋設でき、極めてすっきりし
た形状のＥＦＲＯＭ内蔵型の混成集積回路装置を実現で
きる。

第５にＳＩＰ型ＥＦＲＯＭ（６）と接続されるマイクロ
コンピュータ（７）およびその周辺回路素子（８）はケ
ース材（９）と二枚の集積回路基板（２）（３＞とで形
成される封止空間（２１）にダイ形状あるいはチップ形
状で組み込まれるので、従来のプリント基板の様に樹脂
モールドしたものに比較して極めて占有面積が小さくな
り、実装密度の大幅に向上できる利点を有する。

第６にケース材（９）と二枚の集積回路基板（２）（３
）の周端を実質的に一致させることにより、集積回路基
板＜２＞（３）のほぼ全面を封止空間（２１）として利
用でき、実装密度の向上と相まって極めてコシバクトな
混成集積回路装置を実現できる。

第７にケース材（９）の孔（４）に対応する他実の集積
回路基板〈３）上にソケット（１６）を設けることによ
り、ＳＩＰ型Ｅ　Ｆ　ＲＯＭ（６）の着脱を自在に行え
、ＳＩＰ型Ｅ　Ｆ　ＲＯＭ（６）ノ交換や消去および再
書込みを自由に行える利点を有する。

第８にケース材（９）の側面とＳＩＰ型ＥＦＲＯＭ（６
）の上面を一致させることにより、平坦な上面を有する
混成集積回路装置を実現できる利点を有する。

第９に二枚の集積回路基板（２）（３）の−辺あるいは
相対向する辺から外部リード（１２）（１３）を導出で
き、極めて多ビンの混成集積回路装置位を実現できる利
点を有する。

【図面の簡単な説明】

第１図は本実施例を示す斜視図、第２図は第１図のＩ−
Ｉ断面図、第３図は本実施例で用いたケース材を示す斜
視図、第４図は本実施例で用いる基板の断面図、第５図
は本実施例で用いるＥＰＲＯＭの斜視図、第６図は第５
図の断面図、第７図は基板上のＥＰＲＯＭ周辺を示す要
部拡大斜視図、第８図は本実施例で用いたモデムを示す
ブロック図、第９図は第８図で示したモデムのＤＴＥイ
ンターフェースを示すブロック図、第１０図は第８図で
示したモデムのマイクロコンピュータを示すブロック図
、第１１図は第８図で示したブロック図を基板上に実装
したときの平面図、第１２図は第１１図に示した基板上
にケース材を固着したときの平面図、第１３図および第
１４図は従来のＥＦＲＯＭ実装構造を示す断面図である
。 （１）・・・混成集積回路装置、　（２）（３）・・・
集積回路基板、　（５）・・・導電路、　（６）・・・
ＳＩＰ型ＥＦＲＯＭ、　　　（７）・・・マイクロコン
ピュータ、　（８〉・・・回路素子、　（４）・・・孔
、　（９）・・・ケース材、　（１６）・・・ソケット
。

Claims (11)

【特許請求の範囲】
1. （１）二枚の相対向して配置された集積回路基板と、 前記基板の対向する主面に形成された所望パターンを有
   する導電路と、 前記導電路に接続された樹脂モールドされたシングルイ
   ンライン型の不揮発性メモリーと、前記メモリーからデ
   ータを供給され且つ前記基板上の導電路と接続されたマ
   イクロコンピュータおよびその周辺回路素子と、 前記基板間に一体化されたケース材とを具備し、 前記不揮発性メモリーを前記ケース材の一辺に配置し且
   つ前記導電路と接続し、前記両基板と前記ケース材で形
   成された封止空間に前記マイクロコンピュータおよびそ
   の周辺回路素子を配置したことを特徴とする混成集積回
   路装置。
2. （２）前記集積回路基板として表面を絶縁した金属基板
   を用いたことを特徴とする請求項１記載の混成集積回路
   装置。
3. （３）前記両基板の形状を実質的に同一形状とすること
   を特徴とする請求項１記載の混成集積回路装置。
4. （４）前記導電路として銅箔を用いたことを特徴とする
   請求項１記載の混成集積回路装置。
5. （５）前記マイクロコンピュータは前記導電路上にダイ
   形状で組み込まれることを特徴とする請求項１記載の混
   成集積回路装置。
6. （６）前記周辺回路素子としてチップ抵抗、チップコン
   デンサーを用いることを特徴とする請求項１記載の混成
   集積回路装置。
7. （７）前記ケース材を前記両基板の周端部とほぼ一致さ
   せた一定の厚みを有する枠体とすることを特徴とする請
   求項１記載の混成集積回路装置。
8. （８）前記不揮発性メモリーを前記枠体に設けた孔に埋
   め込んで配置したことを特徴とする請求項７記載の混成
   集積回路装置。
9. （９）請求項７において、前記枠体に前記一方の基板の
   前記導電路と接続されたソケットを設け、前記ソケット
   に前記不揮発性メモリーを挿入し、前記不揮発性メモリ
   ーの消去用窓を前記ケース材に当接させたことを特徴と
   する混成集積回路装置。
10. （１０）請求項８において、前記不揮発性メモリーの上
    面と前記ケース材の上面とを実質的に一致させたことを
    特徴とする混成集積回路装置。
11. （１１）請求項１において、前記両基板の接続体を前記
    不揮発性メモリーを設けた辺と異なる辺に設けたことを
    特徴とする混成集積回路装置。