JPH0249734Y2 - - Google Patents
Info
- Publication number
- JPH0249734Y2 JPH0249734Y2 JP648186U JP648186U JPH0249734Y2 JP H0249734 Y2 JPH0249734 Y2 JP H0249734Y2 JP 648186 U JP648186 U JP 648186U JP 648186 U JP648186 U JP 648186U JP H0249734 Y2 JPH0249734 Y2 JP H0249734Y2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- buried gate
- layer
- buried
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000012535 impurity Substances 0.000 claims description 13
- 230000006698 induction Effects 0.000 claims description 9
- 230000003068 static effect Effects 0.000 claims description 8
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000370 acceptor Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
〈産業上の利用分野〉
本考案は２個のゲート電極間を分割してそれぞ
れに不純物の異なる半導体材料を埋め込んだ埋込
ゲート型静電誘導型トランジスタに関する。 〈従来の技術〉 静電誘導型トランジスタ（以下SITと略す）は
大電力用，高耐圧用に適したゲートが埋込まれた
埋込ゲート型と小電力用，高速用に適したゲート
とソースとをほぼ同一平面上に形成された表面配
線型とに分類されている。 従来埋込ゲートのSITは第２図の構造概要の平
面図に示すように一般的に硅素Si，ゲルマニユー
ムGeなどの第族の真性半導体に、ほう素Ｂ，
アルミニユームAl，ガリウムGaなどの第族元
素をアクセプタとして拡散し、ゲート周縁部７の
両端に給電点としてゲート電極メタル６，６′を
配設している。このゲート周縁部７内にドレイン
N-とソースＮ層３の間に埋込ゲートP+層２より
なる第１埋込ゲート４を埋込んでSITが形成され
ている。 〈考案が解決しようとする問題点〉 従来の埋込ゲート型SITにおいては第１埋込ゲ
ート４の比較的に大きなゲート抵抗によつて給電
点であるゲート電極メタル６，６′より離れた部
分ではゲートの応答が近い部分より遅れるので、
1MHzを超える周波数における使用は困難であつ
た。 〈問題点を解決するための手段〉 ソースＮ層３とドレインN-１との間を結ぶ方
向に直交して設けられた埋込ゲートP+層２を囲
むゲート周辺部７の両端に設けゲート電極６，
６′を給電点とする埋込ゲート型静電誘導型トラ
ンジスタにおいて、埋込ゲートP+層２のゲート
電極６，６′に近くの第１埋込ゲートより第２埋
込ゲートの不純物密度を大とする静電誘導型トラ
ンジスタである。 〈作用〉 埋込ゲートの中央部分の不純物密度を高くして
ゲート抵抗の値を小さくして使用周波数が高くな
る。 〈実施例〉 本考案の埋込ゲート型静電誘導型トランジスタ
の実施例を図面を参照して説明する。 第１図に示すように上面のソースＮ層３とドレ
インN-層１との中間に埋め込まれた埋込ゲート
P+層２をその周縁に設けられたゲート周縁部７
の両端に給電点として設けられたゲート電極メタ
ル６，６′の間を給電点に近い第１埋込ゲート４
領域と中間の遠い第２埋込ゲート５領域に分割し
て形成する。これら分割された第１埋込ゲート４
領域における不純物密度より第２埋込ゲート５領
域の不純物密度を大きくするものである。ここに
おける不純物密度とは実用化されているように真
性半導体Siに対し第族元素Ｂを不純物として混
ぜたときの１cm3あたりの原子数の割合をいう。 いま具体的の例として第１埋込ゲート４の長さ
３mm，第２埋込ゲート５の長さ４mmに対しドレイ
ンN-層１の不純物密度ND＝５×1013cm-3，ソー
スＮ層３の不純物密度Nd＝１×1015cm-3である。
これに対し第１埋込ゲート４の密度と第２埋込ゲ
ート５の密度を従来例と本考案によるサンプル６
個についてそれぞれのデータと電圧増幅率μが
3dB低下する周波数fT（ＭHz）を比較測定した値
は第１表に示す。
れに不純物の異なる半導体材料を埋め込んだ埋込
ゲート型静電誘導型トランジスタに関する。 〈従来の技術〉 静電誘導型トランジスタ（以下SITと略す）は
大電力用，高耐圧用に適したゲートが埋込まれた
埋込ゲート型と小電力用，高速用に適したゲート
とソースとをほぼ同一平面上に形成された表面配
線型とに分類されている。 従来埋込ゲートのSITは第２図の構造概要の平
面図に示すように一般的に硅素Si，ゲルマニユー
ムGeなどの第族の真性半導体に、ほう素Ｂ，
アルミニユームAl，ガリウムGaなどの第族元
素をアクセプタとして拡散し、ゲート周縁部７の
両端に給電点としてゲート電極メタル６，６′を
配設している。このゲート周縁部７内にドレイン
N-とソースＮ層３の間に埋込ゲートP+層２より
なる第１埋込ゲート４を埋込んでSITが形成され
ている。 〈考案が解決しようとする問題点〉 従来の埋込ゲート型SITにおいては第１埋込ゲ
ート４の比較的に大きなゲート抵抗によつて給電
点であるゲート電極メタル６，６′より離れた部
分ではゲートの応答が近い部分より遅れるので、
1MHzを超える周波数における使用は困難であつ
た。 〈問題点を解決するための手段〉 ソースＮ層３とドレインN-１との間を結ぶ方
向に直交して設けられた埋込ゲートP+層２を囲
むゲート周辺部７の両端に設けゲート電極６，
６′を給電点とする埋込ゲート型静電誘導型トラ
ンジスタにおいて、埋込ゲートP+層２のゲート
電極６，６′に近くの第１埋込ゲートより第２埋
込ゲートの不純物密度を大とする静電誘導型トラ
ンジスタである。 〈作用〉 埋込ゲートの中央部分の不純物密度を高くして
ゲート抵抗の値を小さくして使用周波数が高くな
る。 〈実施例〉 本考案の埋込ゲート型静電誘導型トランジスタ
の実施例を図面を参照して説明する。 第１図に示すように上面のソースＮ層３とドレ
インN-層１との中間に埋め込まれた埋込ゲート
P+層２をその周縁に設けられたゲート周縁部７
の両端に給電点として設けられたゲート電極メタ
ル６，６′の間を給電点に近い第１埋込ゲート４
領域と中間の遠い第２埋込ゲート５領域に分割し
て形成する。これら分割された第１埋込ゲート４
領域における不純物密度より第２埋込ゲート５領
域の不純物密度を大きくするものである。ここに
おける不純物密度とは実用化されているように真
性半導体Siに対し第族元素Ｂを不純物として混
ぜたときの１cm3あたりの原子数の割合をいう。 いま具体的の例として第１埋込ゲート４の長さ
３mm，第２埋込ゲート５の長さ４mmに対しドレイ
ンN-層１の不純物密度ND＝５×1013cm-3，ソー
スＮ層３の不純物密度Nd＝１×1015cm-3である。
これに対し第１埋込ゲート４の密度と第２埋込ゲ
ート５の密度を従来例と本考案によるサンプル６
個についてそれぞれのデータと電圧増幅率μが
3dB低下する周波数fT（ＭHz）を比較測定した値
は第１表に示す。
【表】
第１表より明らかなように第１埋込ゲート４の
密度Ns1＝２または３×10-19cm-3，第２埋込ゲー
ト５の密度Ns2＝２〜６×10-19cm-3においてNs2
を大きくすることによつて使用周波数は大きく改
善される。しかし現在1kWのSITに要求されるfT
は1.2MHz程度が生産可能な値である。 ここで不純物密度が異なるゲートを得る方法と
して、第１埋込ゲート４と第２埋込ゲート５を
別々に選択拡散を行なうか、またはまず高い不純
物密度の条件で全ゲートパタンにプレデポジシヨ
ンを施しておき、その後第１埋込ゲート４領域の
みプレデポジシヨンで形成されたボロンガラスを
一部除去し、しかる後全体を高温加熱する，いわ
ゆるドライブインを施す。なお本実施例において
は第１埋込ゲート４と第２埋込ゲート５との不純
物密度比は１：３であるが第１埋込ゲート４のボ
ロンガラスの除去量を加減することによつて更に
この比を変えることができる。 〈考案の効果〉 以上に述べたように本考案によれば、許容損失
1kW程度のSITにおいては電圧増幅率μの周波数
依存性は3dB低下時2.0MHzであり従来の0.8MHz
にくらべ大幅に改善される。したがつて素子の価
格，形状，電力値を変えることなく周波数特性の
改善が可能となる。
密度Ns1＝２または３×10-19cm-3，第２埋込ゲー
ト５の密度Ns2＝２〜６×10-19cm-3においてNs2
を大きくすることによつて使用周波数は大きく改
善される。しかし現在1kWのSITに要求されるfT
は1.2MHz程度が生産可能な値である。 ここで不純物密度が異なるゲートを得る方法と
して、第１埋込ゲート４と第２埋込ゲート５を
別々に選択拡散を行なうか、またはまず高い不純
物密度の条件で全ゲートパタンにプレデポジシヨ
ンを施しておき、その後第１埋込ゲート４領域の
みプレデポジシヨンで形成されたボロンガラスを
一部除去し、しかる後全体を高温加熱する，いわ
ゆるドライブインを施す。なお本実施例において
は第１埋込ゲート４と第２埋込ゲート５との不純
物密度比は１：３であるが第１埋込ゲート４のボ
ロンガラスの除去量を加減することによつて更に
この比を変えることができる。 〈考案の効果〉 以上に述べたように本考案によれば、許容損失
1kW程度のSITにおいては電圧増幅率μの周波数
依存性は3dB低下時2.0MHzであり従来の0.8MHz
にくらべ大幅に改善される。したがつて素子の価
格，形状，電力値を変えることなく周波数特性の
改善が可能となる。
第１図は本考案の静電誘導型トランジスタの実
施例でａは外観平面図，ｂはａにおけるＡ−Ａ線
における縦断正面図，ｃはａにおけるＢ−Ｂ線に
おける縦断側面図，第２図は従来の静電誘導型ト
ランジスタの外観平面図である。 なお、１……ドレインN-層、２……埋込ゲー
トP+層、３……ソースＮ層、４……第１埋込ゲ
ート、５……第２埋込ゲート、６，６′……ゲー
ト電極メタル、７……ゲート周辺部。
施例でａは外観平面図，ｂはａにおけるＡ−Ａ線
における縦断正面図，ｃはａにおけるＢ−Ｂ線に
おける縦断側面図，第２図は従来の静電誘導型ト
ランジスタの外観平面図である。 なお、１……ドレインN-層、２……埋込ゲー
トP+層、３……ソースＮ層、４……第１埋込ゲ
ート、５……第２埋込ゲート、６，６′……ゲー
ト電極メタル、７……ゲート周辺部。
Claims (1)
- 上面のソースＮ層３と下面のドレインN-層１
との間を結ぶ方向に直交して設けられた埋込ゲー
トP+層２を囲むゲート周辺部７の両端に給電点
としてゲート電極６，６′を設けた埋込ゲート型
静電誘導型トランジスタにおいて、前記ゲート電
極６，６′間の前記埋込ゲートP+層２の両電極に
対し近くより遠くが不純物密度を大としてなる静
電誘導型トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP648186U JPH0249734Y2 (ja) | 1986-01-22 | 1986-01-22 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP648186U JPH0249734Y2 (ja) | 1986-01-22 | 1986-01-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62120367U JPS62120367U (ja) | 1987-07-30 |
| JPH0249734Y2 true JPH0249734Y2 (ja) | 1990-12-27 |
Family
ID=30789032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP648186U Expired JPH0249734Y2 (ja) | 1986-01-22 | 1986-01-22 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0249734Y2 (ja) |
-
1986
- 1986-01-22 JP JP648186U patent/JPH0249734Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62120367U (ja) | 1987-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4566172A (en) | Method of fabricating a static induction type recessed junction field effect transistor | |
| US4543706A (en) | Fabrication of junction field effect transistor with filled grooves | |
| US5283454A (en) | Semiconductor device including very low sheet resistivity buried layer | |
| JPH0249734Y2 (ja) | ||
| US5279888A (en) | Silicon carbide semiconductor apparatus | |
| JPS5823481A (ja) | 金属ソ−スを有する電界効果トランジスタ | |
| TW385496B (en) | MOS-gated semiconductor devices | |
| US3667115A (en) | Fabrication of semiconductor devices with cup-shaped regions | |
| JPH0469435B2 (ja) | ||
| JPH0758785B2 (ja) | 縦型電界効果トランジスタの製造方法 | |
| JPS59178767A (ja) | 半導体装置 | |
| EP0445888A2 (en) | IGBT semiconductor device with high reverse breakdown voltage and related manufaturing process | |
| JPH01261869A (ja) | 半導体装置 | |
| JPS6313352B2 (ja) | ||
| JP2586835Y2 (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JPH04294585A (ja) | 縦型ｍｏｓ半導体装置の製造方法 | |
| JPH0346338A (ja) | 半導体装置およびその製造方法 | |
| JP2765867B2 (ja) | 誘電体分離基板及びその製造方法 | |
| JPS57133672A (en) | Semiconductor device | |
| JPS57199251A (en) | Semiconductor device | |
| JPS55118665A (en) | Semiconductor device | |
| JPH0380565A (ja) | 半導体装置 | |
| JPS649657A (en) | Junction transistor | |
| JPH01155651A (ja) | 半導体集積回路装置 | |
| KR960026417A (ko) | 초자기정렬 수직구조 바이폴라 트랜지스터의 제조방법 |