JPH025420A - 誘電体分離形パワーｉｃ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、誘電体分離層によりて分離されたパワーデ
バイス部を備えた誘電体分離形パワーＩＣに関するもの
である。

〔従来の技術〕

第４図は従来の誘電体分離層パワーＩＣの各島部のパワ
ーデバイス部、例えばｎｐｎ）＼ワートランジスタ部の
一例を示す断面図である。この図において、１はポリシ
リコン基板、２はシリコン酸化膜（Ｓｉｏ２）等からな
る誘電体分離層、３は低抵抗のｎ４層（高濃度層）で、
ｎｐｎｌ−ランジスタのコレクタ電極に相当する。この
ｎ＋層は誘電体分離層２に沿って基板表面のコレクタ電
極８に接続される。４はこのｎｐｎパワートランジスタ
の耐圧を決定するｎ−層、５はｎｐｎトランジスタのベ
ース層である２層、６は同じくエミツタ層であるｎ＋層
であり、前記各部３〜６はシリコン単結晶から構成され
ている。７は基板表面の保護膜であり、シリコン酸化膜
等で構成される。８および８′は前記ｎ“層３に蒸着接
続されたアルミニウム等の金属層で、コレクタ電極（Ｃ
）を構成している。９は前記２層５に蒸着されたアルミ
ニウム等の金属層で、ベース電極（Ｂ）を構成している
。１０は前記ｎ＋層６に蒸着されたアルミニウム等の金
属層で、エミッタ電極（Ｅ）を構成している。

以上の構成により誘電体分離された縦形のｎｐｎパワー
トランジスタが構成される。なお、第４図では記載して
いないが、高耐圧化のために適宜ガードリング等の高耐
圧化技術も用いることもある。

このような構成のパワーデバイスにおいては、ベース電
極９からエミッタ電極、１０に向けてベース電流を流す
と、コレクタ電極８からエミッタ電極１０へ電流が流れ
る。しかし、第４図の構成の場合には、ｎ＋層３の抵抗
分が大きいため、おのずとその許容電流が制限される。

したがって、この場合には大電流のパワートランジスタ
は期待できない。

〔発明が解決しようとする課題〕

従来の誘電体分離による縦形のｎｐｎ）−ランジスタの
場合、ｎ＋層３による低抵抗層のシリコンによって配線
がなされているため、どうしても金属のような超低抵抗
値は期待できず、おのずとパワートランジスタの許容電
流が小さくなるという問題点があった。

この発明は、上記のような問題点を解消するためになさ
れたもので、パワーデバイスの発熱を抑え大電流の許容
電流を得ることができる誘電体分離によるパワーデバイ
スを含むパワーＩＣを得ることを目的とする。

（課題を解決するための手段） この発明に係る誘電体分離形パワーＩＣは、パワーＩＣ
のコレクタまたはドレイン層の高濃度層と誘電体分離層
の間、およびこれと基板表面の所定の電極とを接続する
金属層を設けたものである。

〔作用〕

この発明においては、パワーＩＣのコレクタまたはドレ
インの高濃度層と、誘電体分離層の間およびこれと基板
表面の所定の電極とを接続する金属層を設けたことから
、従来のパワーデバイス部の問題点であった抵抗分によ
る電流制限がほぼなる。

〔実施例〕

以下、この発明の一実施例を図面について説明する。

第１図はこの発明の一実施例を示すパワーＩ・Ｃのパワ
ーデバイスを示す断面図であり、第２図は、第１図のＸ
−Ｙ線による断面図を示すものである。第１図、第２図
において、１〜１０は第４図と同じものであるので、そ
の説明は省略する。

１１は前記誘電体分離層２とｎ−μ３の間に選択的に埋
め込まれた金属層である。

この金属層１１が選択的に埋め込まれた状態を第２図に
示す。ただし、金属層１１と誘電体分離層２間の接着が
良好で、かつ有効な信頼度が得られる場合には、金属層
１１は選択的に設ける必要はなく、全面的に設けること
も可能である。

以上のような構成により、縦形のｎｐｎトランジスタを
誘電体分離層２により分離したパワーデバイス部をパワ
ーＩＣの島内に構成することができる。

動作は従来の構成例とほぼ同様であるが、この発明の場
合には、ｎ１層３の代りに金属層１１が入るため、ｎ＋
層３とコレクタ電極８間の抵抗値が小さくなり発熱がお
さえられ、その分、許容電流が増加する。

なお、上記実施例では誘電体分離層２により分離したパ
ワーＩＣのパワーデバイス部にｎｐｎのバイポーラトラ
ンジスタの構成を示したが、この方法によれば、種々の
パワーデバイスを縦形、低損失で、かつ大容量のデバイ
スを構成することができる。

例えば第３図にｎチャンネルのパワーＭＯＳＦＥＴを構
成した場合を示す。

第３図において、１２はｐ層、１３はｎ０層、１４はド
レイン電極、１５はゲート電極、１６はソース電極であ
りその他は第１図と同様であるので省略する。

なお、この発明はｎｐｎ型に限定されず、ｐｎｐ型にも
適用できる。

（発明の効果〕 以上説明したように、この発明はパワーＩＣ（７）コレ
クタまたはドレイン層の高濃度層と誘電体分離層の間、
およびこれと基板表面の所定の電極とを接続する金属層
を設けたので、チップ面積当たりの許容電流が増加し、
パワーＩＣ全体の価格も安くなるという効果が得られる
。

【図面の簡単な説明】

第１図はこの発明の一実ｊｆ例を示す要部断面図、第２
図は、第１図のＸ−Ｙ線による断面図、第３図はこの発
明の他の実施￥！１１を示す要部断面図、第４図は従来
の誘電体分離形パワーＩＣのパワーデバイス部の構造を
示す断面図である。 図において、１はポリシリコン基板、２は誘電体分離層
、３はｒＩ層、４はｎ′層、５は２層、６はｎ　＋層、
１は保護膜、８はコレクタ電極、９はベース電極、］０
はエミ・ツタ電極、１１は金属層である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人　大　岩　増　雄　　　　（外２名）第 図 １、事件の表示 特願昭６３−１５５８４４号 ２、発明の名称 誘電体分離形パワ ３、補正をする者 代表者 第 図 ５、補正の対象 明細書の特許請求の範囲の欄および発明の詳細な説明の
欄 ６、補正の内容 （１）明細書の特許請求の範囲を別紙のように補正する
。 （２）明細書第２頁４行の「ｎ＋届」を、「ｎ＋層３」
と補正する。 （３）同じく第４頁８行、第６頁１９行の「金属層を設
けた」を、いずれも「金属層を選択的に設けた」と補正
する。 以　　上 ２、特許請求の範囲 基板内の誘電体分ｍ層によって分離された各島内に縦型
のパワーデバイス部を備えたパワーＩＣにおいて、前記
パワーＩＣのコレクタまたはドレイン層の高濃度層と前
記％誘電体分離０層の間、およびこれと前記基板表面の
所定のｊＷ極とを接続する金属層を１選」灯ａ茎工設け
たことを特徴とする誘電体分離形パワーＩＣ０

Claims (1)

【特許請求の範囲】
1. 基板内の誘電体分離層によって分離された各島内に縦型
   のパワーデバイス部を備えたパワーＩＣにおいて、前記
   パワーＩＣのコレクタまたはドレイン層の高濃度層と前
   記誘電体分離層の間、およびこれと前記基板表面の所定
   の電極とを接続する金属層を設けたことを特徴とする誘
   電体分離形パワーＩＣ。