JPH0267785A - 高周波半導体装置 - Google Patents
高周波半導体装置Info
- Publication number
- JPH0267785A JPH0267785A JP63221115A JP22111588A JPH0267785A JP H0267785 A JPH0267785 A JP H0267785A JP 63221115 A JP63221115 A JP 63221115A JP 22111588 A JP22111588 A JP 22111588A JP H0267785 A JPH0267785 A JP H0267785A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- high frequency
- frequency semiconductor
- thick film
- bead core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Coils Or Transformers For Communication (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
乙の発明は、高周波混成Ｓ積回路に適用して特に有効で
、例えばセラミック基板を用いたＵＨＦ帯、８００ＭＨ
ｚ帯の高周波電力増幅用モジュルに１史用して有効な高
周波半導体装置に関するものである。
、例えばセラミック基板を用いたＵＨＦ帯、８００ＭＨ
ｚ帯の高周波電力増幅用モジュルに１史用して有効な高
周波半導体装置に関するものである。
近年、無線通信装置の電力増幅部をハイブリッド型の＃
４積回路装置としてモジュール化したものが多く提供さ
れている。以ド、乙の種の高周波半導体装置について図
面を参照して説明する。
４積回路装置としてモジュール化したものが多く提供さ
れている。以ド、乙の種の高周波半導体装置について図
面を参照して説明する。
第２図は従来の高周波半導体装置を構成する等価回路図
の一例を示す図で、１，２，３．ｄは主線路を形成する
厚膜インダクタンス素子で、例えば、Ａｇ−Ｐｔ（銀−
白金）合金をペースト化したものを印刷・焼結して形成
したマイクロストリップラインである。５，６は電力増
幅用のトランジスタ、７，８は前記）・ランジスタ５の
ペースバイアス用分圧抵抗体、９は前記トランジスタ５
の熱暴走防止用の温度補償用ダイオード、１０は発振防
止用のフェライトビーズコア、１１〜２０はキャパシタ
ンス素子で、例えば積層セラミックコンデンサを用いる
。２１．２２はそれぞれ入力端子、出力端子であり、ト
ランジスタ５と入力端子２１との間を厚膜インダクタン
ス素子１およびキャパシタンス素子１１，１２，１３の
１− Ｃ回路により高周波的に整合している。同様にト
ランジスタ５の段間、出力端にも整合回路が構成されて
いる。２３，２４は電＃電圧端子である。
の一例を示す図で、１，２，３．ｄは主線路を形成する
厚膜インダクタンス素子で、例えば、Ａｇ−Ｐｔ（銀−
白金）合金をペースト化したものを印刷・焼結して形成
したマイクロストリップラインである。５，６は電力増
幅用のトランジスタ、７，８は前記）・ランジスタ５の
ペースバイアス用分圧抵抗体、９は前記トランジスタ５
の熱暴走防止用の温度補償用ダイオード、１０は発振防
止用のフェライトビーズコア、１１〜２０はキャパシタ
ンス素子で、例えば積層セラミックコンデンサを用いる
。２１．２２はそれぞれ入力端子、出力端子であり、ト
ランジスタ５と入力端子２１との間を厚膜インダクタン
ス素子１およびキャパシタンス素子１１，１２，１３の
１− Ｃ回路により高周波的に整合している。同様にト
ランジスタ５の段間、出力端にも整合回路が構成されて
いる。２３，２４は電＃電圧端子である。
第３図は、第２図の回路の一部である厚膜インダクタン
ス素子３およびフェライトビーズコア１０を具体的に構
成した一実施例であり、第３図（ａ）は上面図、第３図
（ｂ）は側面図を示す。
ス素子３およびフェライトビーズコア１０を具体的に構
成した一実施例であり、第３図（ａ）は上面図、第３図
（ｂ）は側面図を示す。
第３図において、厚膜インダクタンス素子３は絶縁基板
２５の上面にメタライズされ、ピー１−ンンクを兼ねろ
銅プレート２６の上面に絶縁基板２５がはんだ付けされ
、銅プレート２６はアースラインとして使用される。２
７（よ前記絶縁基板２５の表面接地導体と裏面接地導体
、すなわち銅ブレー）−２６を接続するスルーホールで
ある。フエライ！・ビーズコア１０にワイヤ２８が貝通
し、両端は厚膜導体上にはんだ付けされる。２９ばその
はんだ付は部分を示す。なお、図示は省略しているか銅
ブレー１・２６の上面にはキャップが装着される。
２５の上面にメタライズされ、ピー１−ンンクを兼ねろ
銅プレート２６の上面に絶縁基板２５がはんだ付けされ
、銅プレート２６はアースラインとして使用される。２
７（よ前記絶縁基板２５の表面接地導体と裏面接地導体
、すなわち銅ブレー）−２６を接続するスルーホールで
ある。フエライ！・ビーズコア１０にワイヤ２８が貝通
し、両端は厚膜導体上にはんだ付けされる。２９ばその
はんだ付は部分を示す。なお、図示は省略しているか銅
ブレー１・２６の上面にはキャップが装着される。
ここで使用した７エライトビーズコア１０の特徴として
は、高周波領域でのみインピーダンスが非常に高く、例
えばＶＨＦ帯や８００ Ｍ Ｅ（ｚ帯での使用に際して
は、高周波半導体装置の基本周波数自身の出力低下もさ
けられないが、発振（ノイズ）に対しても熱エネルギー
に変換することにより吸収・消滅させて発振防止ｔζ非
常ｔこ有効な手段となる。乙のフェライトビーズコア１
０の挿入の有無は高周波半導体装置の開発段階で発振が
発生した場合に、ある程度カットアット）・ライ式で決
まることが多い。
は、高周波領域でのみインピーダンスが非常に高く、例
えばＶＨＦ帯や８００ Ｍ Ｅ（ｚ帯での使用に際して
は、高周波半導体装置の基本周波数自身の出力低下もさ
けられないが、発振（ノイズ）に対しても熱エネルギー
に変換することにより吸収・消滅させて発振防止ｔζ非
常ｔこ有効な手段となる。乙のフェライトビーズコア１
０の挿入の有無は高周波半導体装置の開発段階で発振が
発生した場合に、ある程度カットアット）・ライ式で決
まることが多い。
このような理由からフェライトビーズコア１０が必要と
なる場合には、当然ワイヤ２８のはんだ付けも必要とな
るが、チップコンデンサのように自動装着ができないた
めに、人手を介したはんだ付は作業が行オ〕れることに
なる。
なる場合には、当然ワイヤ２８のはんだ付けも必要とな
るが、チップコンデンサのように自動装着ができないた
めに、人手を介したはんだ付は作業が行オ〕れることに
なる。
従来の高周波半導体装置は、以上のように構成されてい
るので、手作業によるワイヤ２８のはんだ付けが必要で
あり、時間的な面で作業効率が悪いなどの問題点があっ
た。
るので、手作業によるワイヤ２８のはんだ付けが必要で
あり、時間的な面で作業効率が悪いなどの問題点があっ
た。
乙の発明は、上記のような問題点を解決するなめになさ
れたもので、フェライトビーズコアを１史用しなくても
発振を防止できるとともに、人手を介したはんだ付けが
不要となり、製造時間の短縮。
れたもので、フェライトビーズコアを１史用しなくても
発振を防止できるとともに、人手を介したはんだ付けが
不要となり、製造時間の短縮。
部品点数の削減、および信頼性向上につながる高周波半
導体装置を得ることを目的とする。
導体装置を得ることを目的とする。
乙の発明に係る高周波半導体装置は、絶縁基板上に少な
くとも高周波増幅素子２キヤパシタ素子２厚膜インダク
タンス素子を備え、前記厚膜インダクタンス素子上面に
磁性体膜を形成したものである。
くとも高周波増幅素子２キヤパシタ素子２厚膜インダク
タンス素子を備え、前記厚膜インダクタンス素子上面に
磁性体膜を形成したものである。
Ｌ作用〕
この発明における高周波半導体装置は、厚膜イングラタ
ンス素子上に直接磁性体膜を形成することにより、従来
のようにフェライトビーズコアを使用せずに発振を防止
できる。
ンス素子上に直接磁性体膜を形成することにより、従来
のようにフェライトビーズコアを使用せずに発振を防止
できる。
以下、乙の発明の一実施例を第１図に従って説明する。
第１図（ａ）、（ｂ）は乙の発明の一実施例を示す高周
波半導体装置の上面図および側面図である。第１図にお
いて、第２図、第３図と同一符号は同じものを示し、３
０は前記絶縁基板２５上面にメタライズにより形成され
ている厚膜インダクタンス素子３の上面に被覆された磁
性体膜である。
波半導体装置の上面図および側面図である。第１図にお
いて、第２図、第３図と同一符号は同じものを示し、３
０は前記絶縁基板２５上面にメタライズにより形成され
ている厚膜インダクタンス素子３の上面に被覆された磁
性体膜である。
この磁性体膜３０は、例えばフェライトをペースト状に
したものを印刷・焼結して形成する。このようにして形
成した磁性体膜３ｏにより、厚膜インダクタンス素子３
を流れる高周波ノイズを吸収して発振を防止する。この
方法を用いるこトニより、従来方式であるフェライトビ
ーズコア１ｏのはんだ付けが不要になり、製造工程が容
易になるとともに製造期間の短縮につながることになる
。
したものを印刷・焼結して形成する。このようにして形
成した磁性体膜３ｏにより、厚膜インダクタンス素子３
を流れる高周波ノイズを吸収して発振を防止する。この
方法を用いるこトニより、従来方式であるフェライトビ
ーズコア１ｏのはんだ付けが不要になり、製造工程が容
易になるとともに製造期間の短縮につながることになる
。
〔発明の効果〕
以上説明したようにこの発明は、絶縁基板上に少なくと
も高周波増幅素子２キヤパシタンス素子。
も高周波増幅素子２キヤパシタンス素子。
厚膜インダクタンス素子を備え、厚膜インダクタンス素
子上面に磁性体膜を形成したので、従来例のようにフェ
ライトビーズコアを用いる必要がなくなり、したがって
、部品点数を削減できるとともに、製造時間の短縮がは
かれる効果がある。
子上面に磁性体膜を形成したので、従来例のようにフェ
ライトビーズコアを用いる必要がなくなり、したがって
、部品点数を削減できるとともに、製造時間の短縮がは
かれる効果がある。
第１図（ａ）、（ｂ）はこの発明の一実施例を示す高周
波半導体装置の上面図および側面図、第２図は従来の高
周波半導体装置を構成する等価回路図の一例を示す図、
第３図（ａ） （ｂ）は従来の高周波半導体装置を
示す上面図および側面図であ伺。 図において、１〜４は厚膜インダクタンス素子、５．６
はトランジスタ、１１〜２０はキャバシタノス素子、３
ｏは磁性体膜である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）３０櫛狂イ本
臘
波半導体装置の上面図および側面図、第２図は従来の高
周波半導体装置を構成する等価回路図の一例を示す図、
第３図（ａ） （ｂ）は従来の高周波半導体装置を
示す上面図および側面図であ伺。 図において、１〜４は厚膜インダクタンス素子、５．６
はトランジスタ、１１〜２０はキャバシタノス素子、３
ｏは磁性体膜である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）３０櫛狂イ本
臘
Claims (1)
- 絶縁基板上に、少なくとも高周波増幅素子，キャパシタ
ンス素子および厚膜インダクタンス素子を備えた高周波
半導体装置において、前記厚膜インダクタンス素子上面
に磁性体膜を形成したことを特徴とする高周波半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63221115A JPH0267785A (ja) | 1988-09-01 | 1988-09-01 | 高周波半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63221115A JPH0267785A (ja) | 1988-09-01 | 1988-09-01 | 高周波半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0267785A true JPH0267785A (ja) | 1990-03-07 |
Family
ID=16761714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63221115A Pending JPH0267785A (ja) | 1988-09-01 | 1988-09-01 | 高周波半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0267785A (ja) |
-
1988
- 1988-09-01 JP JP63221115A patent/JPH0267785A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0318112A (ja) | チップ型ノイズフィルタの取付け構造 | |
| US5847934A (en) | Hybrid integrated circuit | |
| JPH0267785A (ja) | 高周波半導体装置 | |
| JP2001015885A (ja) | 高周波用電子回路及び高周波用電子回路へのチップ三端子コンデンサの実装構造 | |
| JPS5937570B2 (ja) | 電子回路 | |
| JPH05211279A (ja) | 混成集積回路 | |
| JPS6043022B2 (ja) | マイクロ波装置モジュ−ル | |
| JPH04296103A (ja) | 高周波半導体混成集積回路装置 | |
| JP2002261430A (ja) | マッチング用配線パターン | |
| JP2533277Y2 (ja) | チップキャパシタの接地構造 | |
| JPH02140969A (ja) | 半導体集積回路装置 | |
| JPH04109701A (ja) | マイクロ波半導体装置 | |
| JP2867723B2 (ja) | チップ形三端子コンデンサ | |
| JPH01284006A (ja) | トランジスタ装置 | |
| JPS62150903A (ja) | 高周波混成集積回路装置 | |
| JPH04261206A (ja) | 増幅器 | |
| JP2541336B2 (ja) | 集積回路装置の接続方法 | |
| JPS5846565Y2 (ja) | マイクロ波用半導体装置 | |
| JP2917629B2 (ja) | バイパス回路 | |
| JPS5861652A (ja) | 半導体装置 | |
| JPS61111516A (ja) | 厚膜ハイブリツド電子部品 | |
| JPH04116966A (ja) | 高周波集積回路 | |
| JPH04357862A (ja) | コンデンサおよびその製造方法 | |
| JPH0448801A (ja) | 高周波帯用パツケージ | |
| JPH08340059A (ja) | 半導体デバイスパッケージングシステム |