JPH0286247U - - Google Patents
Info
- Publication number
- JPH0286247U JPH0286247U JP16548988U JP16548988U JPH0286247U JP H0286247 U JPH0286247 U JP H0286247U JP 16548988 U JP16548988 U JP 16548988U JP 16548988 U JP16548988 U JP 16548988U JP H0286247 U JPH0286247 U JP H0286247U
- Authority
- JP
- Japan
- Prior art keywords
- frame synchronization
- shift
- circuit
- pattern
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 12
- 239000011159 matrix material Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
第１図はこの考案の一実施例の構成を示すブロ
ツク図、第２図は同実施例の主要素の詳細な構成
を示す図、第３図は従来のフレーム同期回路の構
成を示すブロツク図、第４図は同回路の動作を説
明するためのフレームフオーマツトである。 ４……パターン検出回路、６……フレーム同期
カウンタ、１６……ラツチ・シフト回路、１９…
…シフト制御回路、２２……マルチフレーム同期
カウンタ、２４……同期保護回路、３０……メモ
リ回路。なお、各図中、同一符号は同一又は相当
部分を示す。
ツク図、第２図は同実施例の主要素の詳細な構成
を示す図、第３図は従来のフレーム同期回路の構
成を示すブロツク図、第４図は同回路の動作を説
明するためのフレームフオーマツトである。 ４……パターン検出回路、６……フレーム同期
カウンタ、１６……ラツチ・シフト回路、１９…
…シフト制御回路、２２……マルチフレーム同期
カウンタ、２４……同期保護回路、３０……メモ
リ回路。なお、各図中、同一符号は同一又は相当
部分を示す。
補正 平１．９．２１
実用新案登録請求の範囲を次のように補正する
。
。
【実用新案登録請求の範囲】
Ｌおよびｎを正の整数とし、Ｌビツトよりなる
フレームをｎ個配列してマルチフレームを構成し
、前記各フレームの所定位置の１ビツトをフレー
ム同期ビツトとしてｎビツトよりなるフレーム同
期パターンを形成するデイジタル信号列のフレー
ム同期回路において、前記デイジタル信号列をＬ
行、ｎ列のマトリクス状に記憶させるメモリ回路
と、このメモリ回路から読み出されたｎビツトの
データをラツチし、最大（ｎ−１）回シフト・ロ
ーテーシヨンするラツチ・シフト回路と、前記フ
レーム同期パターンに等しい第１のフレーム同期
パターンを１ビツトづつローテーシヨンした（ｎ
−１）個の第２のフレームの同期パターンを有し
、これらのフレーム同期パターンのいずれかと前
記ラツチ・シフト回路のｎビツトデータとのパタ
ーン一致検出を行うパターン検出回路と、このパ
ターン検出回路の出力に基づいて前記ラツチ・シ
フト回路のラツチ動作を制御するフレーム同期カ
ウンタと、前記パターン検出回路の出力に基づい
て前記ラツチ・シフト回路のシフト動作を制御す
るシフト制御回路と、このシフト制御回路のシフ
ト動作に基づいてマルチフレームパルスを発生す
るマルチフレーム同期カウンタとを具備し、前記
パターン検出回路が前記ラツチ・シフト回路でラ
ツチされたｎビツトのデータと前記第２のフレー
ム同期パターンとの一致を検出したとき、前記フ
レーム同期カウンタは前記ｎビツトのデータの前
記メモリ回路からの出力位置をフレーム同期の検
出位置として固定すると共に、前記シフト制御回
路は前記ラツチ・シフト回路で前記ｎビツトのデ
ータのシフト・ローテーシヨンを開始し、前記パ
ターン検出回路がシフト・ローテーシヨンで得ら
れたｎビツトのデータと前記第１のフレーム同期
パターンとの一致を検出したとき、前記シフト制
御回路のシフト・ローテーシヨンを終了させ、前
記マルチフレーム同期カウンタは前記シフト制御
回路でのシフト・ローテーシヨンの数と前記フレ
ーム同期カウンタが前記ｎビツトデータの出力位
置を固定した出力位置とに基づいて前記マルチフ
レームパルスの出力位置を固定することを特徴と
するフレーム同期回路。
フレームをｎ個配列してマルチフレームを構成し
、前記各フレームの所定位置の１ビツトをフレー
ム同期ビツトとしてｎビツトよりなるフレーム同
期パターンを形成するデイジタル信号列のフレー
ム同期回路において、前記デイジタル信号列をＬ
行、ｎ列のマトリクス状に記憶させるメモリ回路
と、このメモリ回路から読み出されたｎビツトの
データをラツチし、最大（ｎ−１）回シフト・ロ
ーテーシヨンするラツチ・シフト回路と、前記フ
レーム同期パターンに等しい第１のフレーム同期
パターンを１ビツトづつローテーシヨンした（ｎ
−１）個の第２のフレームの同期パターンを有し
、これらのフレーム同期パターンのいずれかと前
記ラツチ・シフト回路のｎビツトデータとのパタ
ーン一致検出を行うパターン検出回路と、このパ
ターン検出回路の出力に基づいて前記ラツチ・シ
フト回路のラツチ動作を制御するフレーム同期カ
ウンタと、前記パターン検出回路の出力に基づい
て前記ラツチ・シフト回路のシフト動作を制御す
るシフト制御回路と、このシフト制御回路のシフ
ト動作に基づいてマルチフレームパルスを発生す
るマルチフレーム同期カウンタとを具備し、前記
パターン検出回路が前記ラツチ・シフト回路でラ
ツチされたｎビツトのデータと前記第２のフレー
ム同期パターンとの一致を検出したとき、前記フ
レーム同期カウンタは前記ｎビツトのデータの前
記メモリ回路からの出力位置をフレーム同期の検
出位置として固定すると共に、前記シフト制御回
路は前記ラツチ・シフト回路で前記ｎビツトのデ
ータのシフト・ローテーシヨンを開始し、前記パ
ターン検出回路がシフト・ローテーシヨンで得ら
れたｎビツトのデータと前記第１のフレーム同期
パターンとの一致を検出したとき、前記シフト制
御回路のシフト・ローテーシヨンを終了させ、前
記マルチフレーム同期カウンタは前記シフト制御
回路でのシフト・ローテーシヨンの数と前記フレ
ーム同期カウンタが前記ｎビツトデータの出力位
置を固定した出力位置とに基づいて前記マルチフ
レームパルスの出力位置を固定することを特徴と
するフレーム同期回路。
Claims (1)
- Ｌおよびｎをを正の整数とし、Ｌビツトよりな
るフレームをｎ個配列してマルチフレームを構成
し、前記各フレームの所定位置の１ビツトをフレ
ーム同期ビツトとしてｎビツトよりなるフレーム
同期パターンを形成するデイジタル信号列のフレ
ーム同期回路において、前記デイジタル信号列を
Ｌ行、ｎ列のマトリクス状に記憶させるメモリ回
路と、このメモリ回路から読み出されたｎビツト
のデータをラツチし、最大（ｎ−１）回シフト・
ローテーシヨンするラツチ・シフト回路と、前記
フレーム同期パターンに等しい第１のフレーム同
期パターンを１ビツトづつローテーシヨンした（
ｎ−１）個の第２フレームの同期パターンを有し
、これらのフレーム同期パターンのいずれかと前
記ラツチ・シフト回路のｎビツトデータとのパタ
ーン一致検出を行うパターン検出回路と、このパ
ターン検出回路の出力に基づいて前記ラツチ・シ
フト回路のラツチ動作を制御するフレーム同期カ
ウンタと、前記パターン検出回路の出力に基づい
て前記ラツチ・シフト回路のシフト動作を制御す
るシフト制御回路と、このシフト制御回路のシフ
ト動作に基づいてマルチフレームパルスを発生す
るマルチフレーム同期カウンタとを具備し、前記
パターン検出回路が前記ラツチ・シフト回路でラ
ツチされたｎビツトのデータと前記第２のフレー
ム同期パターンとの一致を検出したとき、前記フ
レーム同期カウンタは前記ｎビツトのデータの前
記メモリ回路からの出力位置をフレーム同期の検
出位置として固定すると共に、前記シフト制御回
路は前記ラツチ・シフト回路で前記ｎビツトのデ
ータのシフト・ローテーシヨンを開始し、前記パ
ターン検出回路がシフト・ローテーシヨンで得ら
れたｎビツトのデータと前記第１のフレーム同期
パターンとの一致を検出したとき、前記シフト制
御回路のシフト・ローテーシヨンを終了させ、前
記マルチフレーム同期カウンタは前記シフト制御
回路でのシフト・ローテーシヨンの数と前記フレ
ーム同期カウンタが前記ｎビツトデータの出力位
置を固定した出位置とに基づいて前記マルチフレ
ームパルスの出力位置を固定することを特徴とす
るフレーム同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16548988U JPH0286247U (ja) | 1988-12-21 | 1988-12-21 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16548988U JPH0286247U (ja) | 1988-12-21 | 1988-12-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0286247U true JPH0286247U (ja) | 1990-07-09 |
Family
ID=31452020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16548988U Pending JPH0286247U (ja) | 1988-12-21 | 1988-12-21 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0286247U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05114898A (ja) * | 1991-10-22 | 1993-05-07 | Nec Corp | デイジタル伝送システムのフレーム同期回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6323437A (ja) * | 1986-07-16 | 1988-01-30 | Nec Corp | 同期検出回路 |
-
1988
- 1988-12-21 JP JP16548988U patent/JPH0286247U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6323437A (ja) * | 1986-07-16 | 1988-01-30 | Nec Corp | 同期検出回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05114898A (ja) * | 1991-10-22 | 1993-05-07 | Nec Corp | デイジタル伝送システムのフレーム同期回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920008049B1 (ko) | 동기회로 | |
| JPH0286247U (ja) | ||
| EP0393716B1 (en) | Delay circuit | |
| EP0272917B1 (en) | Apparatus for storing digital data | |
| JPH036351U (ja) | ||
| JPH0221824Y2 (ja) | ||
| JPS5943860B2 (ja) | フレ−ム同期信号検出回路 | |
| JPH0733179Y2 (ja) | デイジタル回路の試験用リセツト回路 | |
| JP2811671B2 (ja) | 同期信号検出装置 | |
| JP2674160B2 (ja) | ボーダ発生器 | |
| JP2531737B2 (ja) | 巡回符号化回路 | |
| JPS6344215A (ja) | クロック信号発生装置 | |
| JPH0546365Y2 (ja) | ||
| JP2704063B2 (ja) | Ｃｃｄイメージセンサ制御回路 | |
| JP2902824B2 (ja) | 回転方向検出装置 | |
| JPH0716974Y2 (ja) | エンコーダのノイズ除去回路 | |
| JPH0230643U (ja) | ||
| JPH02143979A (ja) | 半導体メモリ | |
| JPH0267436U (ja) | ||
| JPH0317257B2 (ja) | ||
| JPH0134491B2 (ja) | ||
| JPS5617444A (en) | High-speed signal comparator | |
| JPS6339938B2 (ja) | ||
| JPH0381165A (ja) | 強調文字発生回路 | |
| JPS6141174B2 (ja) |