JPH03122736A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH03122736A JPH03122736A JP1258767A JP25876789A JPH03122736A JP H03122736 A JPH03122736 A JP H03122736A JP 1258767 A JP1258767 A JP 1258767A JP 25876789 A JP25876789 A JP 25876789A JP H03122736 A JPH03122736 A JP H03122736A
- Authority
- JP
- Japan
- Prior art keywords
- address
- address translation
- erase
- translation buffer
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的コ
（産業上の利用分野）
この発明は、マルチプロセッサ環境下で仮想記憶をサポ
ートするデータ処理装置に関する。
ートするデータ処理装置に関する。
（従来の技術）
マルチプロセッサ環境下で仮想記憶をサポートするデー
タ処理装置において、ページの書換えが行われると、そ
のページに関するページテーブルのエントリを更新し、
各プロセッサのアドレス変換バッファの内容が矛盾しな
いように消去する必要がある。
タ処理装置において、ページの書換えが行われると、そ
のページに関するページテーブルのエントリを更新し、
各プロセッサのアドレス変換バッファの内容が矛盾しな
いように消去する必要がある。
従来、アドレス変換バッファを消去するには、ページの
書換えを行なうプロセッサが他プロセツサに外部割込み
を発し、外部割込みの起ったプロセッサでは割込み原因
を解析してアドレス変換バッファの消去要求であること
を認識し消去する一連の処理をソフトウェアで行なって
いた。また消去の完了通知も外部割込みをかけたプロセ
ッサに対して外部割込みをかけ、その内容を解析するソ
フトウェア処理で対応していたものである。
書換えを行なうプロセッサが他プロセツサに外部割込み
を発し、外部割込みの起ったプロセッサでは割込み原因
を解析してアドレス変換バッファの消去要求であること
を認識し消去する一連の処理をソフトウェアで行なって
いた。また消去の完了通知も外部割込みをかけたプロセ
ッサに対して外部割込みをかけ、その内容を解析するソ
フトウェア処理で対応していたものである。
（発明が解決しようとする課題）
上述したように従来例では、マルチプロセッサ環境下で
のアドレス変換バッファの消去、消去の完了通知をソフ
トウェアで行なっていたため、同期をとることや排他制
御が必要となり、処理が複雑になり、かつ時間がかかる
。また、割込みをかけられる側のプロセッサが割込み禁
止状態で走行している場合、割込み禁止が解除されるま
で処理が延期される等の欠点があった。
のアドレス変換バッファの消去、消去の完了通知をソフ
トウェアで行なっていたため、同期をとることや排他制
御が必要となり、処理が複雑になり、かつ時間がかかる
。また、割込みをかけられる側のプロセッサが割込み禁
止状態で走行している場合、割込み禁止が解除されるま
で処理が延期される等の欠点があった。
この発明は上記欠点に鑑みてなされたものであり、マル
チプロセッサ環境下において、高速かつ容易で確実に各
プロセッサ間のアドレス変換バッファの同期を保つデー
タ処理装置を提供することを目的とする。
チプロセッサ環境下において、高速かつ容易で確実に各
プロセッサ間のアドレス変換バッファの同期を保つデー
タ処理装置を提供することを目的とする。
［発明の構成コ
（課題を解決するための手段）
本発明のデータ処理装置は、仮想アドレスを物理アドレ
スに変換するアドレス変換バッファを有し、マルチプロ
セッサ環境下で仮想記憶をサポートするデータ処理シス
テムにおいて、検索・消去のトリガとなる信号がプロセ
ッサ外部から供給されるアドレス変換バッファ消去ビン
と、アドレスが設定されるアドレスレジスタと、状態情
報が設定される状態レジスタと、アドレス変換バッファ
消去ビンに外部より信号が供給されることにより、アド
レスレジスタに記憶されているアドレスに関する変換情
報を持つアドレス変換バッファ内エントリの一部もしく
は全部を消去し、その消去完了を示す状態情報を上記状
態レジスタに設定する検索・消去装置とを具備するプロ
セッサを持つことを特徴とする。
スに変換するアドレス変換バッファを有し、マルチプロ
セッサ環境下で仮想記憶をサポートするデータ処理シス
テムにおいて、検索・消去のトリガとなる信号がプロセ
ッサ外部から供給されるアドレス変換バッファ消去ビン
と、アドレスが設定されるアドレスレジスタと、状態情
報が設定される状態レジスタと、アドレス変換バッファ
消去ビンに外部より信号が供給されることにより、アド
レスレジスタに記憶されているアドレスに関する変換情
報を持つアドレス変換バッファ内エントリの一部もしく
は全部を消去し、その消去完了を示す状態情報を上記状
態レジスタに設定する検索・消去装置とを具備するプロ
セッサを持つことを特徴とする。
（作 用）
本発明は上述したように、従来のプロセッサに、アドレ
ス変換バッファ内のエントリを検索しアドレスレジスタ
内のアドレスに関するアドレス変換情報を持つエントリ
内容を消去する検索・消去装置、検索・消去のトリガと
なる外部からの入力信号を得るアドレス変換バッファ消
去ビン、アドレスレジスタへの入力の完了と消去の完了
を通知する状態レジスタが付加される。当該プロセッサ
の外部からアドレス変換バッファ消去ピンへ信号が入力
されると、検索・消去装置は外部より指定されたアドレ
スに関するアドレス変換バッファ内のエントリ内容を検
索・消去し、その完了を状態レジスタにより外部に通知
することを実現する。
ス変換バッファ内のエントリを検索しアドレスレジスタ
内のアドレスに関するアドレス変換情報を持つエントリ
内容を消去する検索・消去装置、検索・消去のトリガと
なる外部からの入力信号を得るアドレス変換バッファ消
去ビン、アドレスレジスタへの入力の完了と消去の完了
を通知する状態レジスタが付加される。当該プロセッサ
の外部からアドレス変換バッファ消去ピンへ信号が入力
されると、検索・消去装置は外部より指定されたアドレ
スに関するアドレス変換バッファ内のエントリ内容を検
索・消去し、その完了を状態レジスタにより外部に通知
することを実現する。
このことにより、ハードウェアのみで処理を行なうこと
ができ、従って、処理が簡素化、高速化するとともに、
当該プロセッサで実行中のソフトウェア処理を遅延する
ことがない。逆に当該プロセッサが割込み禁止状態のと
き割込み禁止が解除されるまで消去の処理が遅延される
のを防止できる等の効果がある。
ができ、従って、処理が簡素化、高速化するとともに、
当該プロセッサで実行中のソフトウェア処理を遅延する
ことがない。逆に当該プロセッサが割込み禁止状態のと
き割込み禁止が解除されるまで消去の処理が遅延される
のを防止できる等の効果がある。
（実施例）
以下、図面を使用して本発明実施例について詳細に説明
する。第１図は本発明の実施例を示すブロック図である
。図はプロセッサの内部構成のうち、本発明と関係する
ブロックのみ抽出して示しである。符号１はアドレス変
換バッファ消去ピンであり、検索・消去のトリガとなる
信号が外部より入力される。符号２はアドレスレジスタ
であり、プロセッサの外部より入力されるアドレス情報
が記憶される。符号３は検索・消去装置であり、アドレ
ス変換バッファ消去ピン１へ与えられる外部からの入力
信号をトリガとし、アドレスレジスタ２に記憶されてい
るアドレスに関するアドレス変換情報を持つアドレス変
換バッファ５内のエントリを検索、消去する機能を持つ
。符号４は状態レジスタであり、アドレスレジスタ２へ
のアドレス転送の完了及び検索・消去装置３による消去
操作の完了（対応するエントリが存在しない場合は検索
の完了）を外部へ通知するのに用いられる。
する。第１図は本発明の実施例を示すブロック図である
。図はプロセッサの内部構成のうち、本発明と関係する
ブロックのみ抽出して示しである。符号１はアドレス変
換バッファ消去ピンであり、検索・消去のトリガとなる
信号が外部より入力される。符号２はアドレスレジスタ
であり、プロセッサの外部より入力されるアドレス情報
が記憶される。符号３は検索・消去装置であり、アドレ
ス変換バッファ消去ピン１へ与えられる外部からの入力
信号をトリガとし、アドレスレジスタ２に記憶されてい
るアドレスに関するアドレス変換情報を持つアドレス変
換バッファ５内のエントリを検索、消去する機能を持つ
。符号４は状態レジスタであり、アドレスレジスタ２へ
のアドレス転送の完了及び検索・消去装置３による消去
操作の完了（対応するエントリが存在しない場合は検索
の完了）を外部へ通知するのに用いられる。
以下、本発明実施例の動作について説明する。
マルチプロセッサ環境下でプロセッサ間のアドレス変換
バッファの同期を保つことについてのみ注目して説明す
る。外部のプロセッサ、即ち、アドレス変換バッファ５
に設定されである内容の矛盾の原因となるプロセッサが
アドレスレジスタ２に矛盾の起るアドレスを入力する。
バッファの同期を保つことについてのみ注目して説明す
る。外部のプロセッサ、即ち、アドレス変換バッファ５
に設定されである内容の矛盾の原因となるプロセッサが
アドレスレジスタ２に矛盾の起るアドレスを入力する。
入力の完了は状態レジスタ４により外部プロセッサに通
知される。
知される。
さて、アドレス変換バッファ消去ビン１に外部プロセッ
サより信号が入力されたものとする。
サより信号が入力されたものとする。
この場合、検索・消去装置３はビン１への入力信号をト
リガとしてアドレス変換バッファ５の該当エントリを検
索し、アドレスレジスタ２内のアドレスに関するアドレ
ス変換情報を持つエントリを見つけ、そのエントリ内の
情報の全てもしくは一部を消去する。消去の完了（エン
トリが存在しない場合は検索の完了）は状態レジスタ４
に反映され、これが外部プロセッサに通知される。
リガとしてアドレス変換バッファ５の該当エントリを検
索し、アドレスレジスタ２内のアドレスに関するアドレ
ス変換情報を持つエントリを見つけ、そのエントリ内の
情報の全てもしくは一部を消去する。消去の完了（エン
トリが存在しない場合は検索の完了）は状態レジスタ４
に反映され、これが外部プロセッサに通知される。
［発明の効果］
マルチプロセッサ環境下において各プロセッサ間のアド
レス変換バッファの同期を保つための消去処理を従来は
ソフトウェアで行なっていたため、処理が複雑になり、
処理時間もかかっていた。しかしながら本発明ではソフ
トウェアを介入させずハードウェアのみで処理を行なう
ため、処理が簡素化、高速化するとともに、当該プロセ
ッサで実行中のソフトウェア処理を遅延させることがな
い。
レス変換バッファの同期を保つための消去処理を従来は
ソフトウェアで行なっていたため、処理が複雑になり、
処理時間もかかっていた。しかしながら本発明ではソフ
トウェアを介入させずハードウェアのみで処理を行なう
ため、処理が簡素化、高速化するとともに、当該プロセ
ッサで実行中のソフトウェア処理を遅延させることがな
い。
逆に、当該プロセッサが割込み禁止状態のとき割込み禁
止が解除されるまで消去処理が延期されるのを防止でき
る等の効果がある。
止が解除されるまで消去処理が延期されるのを防止でき
る等の効果がある。
第１図は本発明の実施例を示すブロック図である。
１・・・アドレス変換バッファ消去ピン、２・・・アド
レスレジスタ、３・・・検索・消去装置、４・・・状態
レジスタ、５・・・アドレス変換バッファ。
レスレジスタ、３・・・検索・消去装置、４・・・状態
レジスタ、５・・・アドレス変換バッファ。
Claims (1)
- 仮想アドレスを物理アドレスに変換するアドレス変換バ
ッファを有し、マルチプロセッサ環境下で仮想記憶をサ
ポートするデータ処理システムにおいて、検索・消去の
トリガとなる信号がプロセッサ外部から供給されるアド
レス変換バッファ消去ピンと、アドレスが設定されるア
ドレスレジスタと、状態情報が設定される状態レジスタ
と、上記アドレス変換バッファ消去ピンに外部より信号
が供給されることにより、上記アドレスレジスタに記憶
されているアドレスに関する変換情報を持つアドレス変
換バッファ内エントリの一部もしくは全部を消去し、そ
の消去完了を示す状態情報を上記状態レジスタに設定す
る検索・消去装置とを具備するプロセッサを持つことを
特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1258767A JPH03122736A (ja) | 1989-10-05 | 1989-10-05 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1258767A JPH03122736A (ja) | 1989-10-05 | 1989-10-05 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03122736A true JPH03122736A (ja) | 1991-05-24 |
Family
ID=17324806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1258767A Pending JPH03122736A (ja) | 1989-10-05 | 1989-10-05 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03122736A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8364731B2 (en) | 2007-12-04 | 2013-01-29 | Ricoh Company, Limited | Apparatus, methods, and computer program product for file management |
| US8872760B2 (en) | 2007-11-22 | 2014-10-28 | Sony Corporation | Recording and reproducing apparatus |
-
1989
- 1989-10-05 JP JP1258767A patent/JPH03122736A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8872760B2 (en) | 2007-11-22 | 2014-10-28 | Sony Corporation | Recording and reproducing apparatus |
| US8364731B2 (en) | 2007-12-04 | 2013-01-29 | Ricoh Company, Limited | Apparatus, methods, and computer program product for file management |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2714952B2 (ja) | 計算機システム | |
| JPH04306748A (ja) | 情報処理装置 | |
| JPH03122736A (ja) | データ処理装置 | |
| JPS61237145A (ja) | ストアバツフアの制御方式 | |
| JPS5853075A (ja) | 高速分離バツフアを備えた情報処理装置 | |
| JP2917915B2 (ja) | マルチプロセッサシステム | |
| JP3299147B2 (ja) | キャッシュ制御回路 | |
| JPH0447350A (ja) | 主記憶読み出し応答制御方式 | |
| JPS61221845A (ja) | バツフアメモリ無効化アドレス生成方式 | |
| JPH03271859A (ja) | 情報処理装置 | |
| JPH0628303A (ja) | 通信処理装置 | |
| JPS5818709B2 (ja) | デ−タ転送制御方式 | |
| JPH0556544B2 (ja) | ||
| JPH01129334A (ja) | キャッシュメモリのデータ制御方式 | |
| JPH0594367A (ja) | バツフア記憶装置 | |
| JPH03269650A (ja) | バッファ記憶装置 | |
| JPS62197843A (ja) | フアイルアクセス方式 | |
| JPH02157934A (ja) | 可変長データ処理装置 | |
| JPH04352047A (ja) | アドレス変換制御方法および装置 | |
| JPH0397032A (ja) | 命令先取り方式 | |
| JPH0370260B2 (ja) | ||
| JPH07334421A (ja) | キャッシュメモリ制御装置 | |
| JPS6036618B2 (ja) | 情報処理システム | |
| JPS63253446A (ja) | メモリ優先切替方式 | |
| JPS63234337A (ja) | 情報処理装置 |