JPH03181157A - 電気回路部材の接続方法 - Google Patents

電気回路部材の接続方法

Info

Publication number
JPH03181157A
JPH03181157A JP1321732A JP32173289A JPH03181157A JP H03181157 A JPH03181157 A JP H03181157A JP 1321732 A JP1321732 A JP 1321732A JP 32173289 A JP32173289 A JP 32173289A JP H03181157 A JPH03181157 A JP H03181157A
Authority
JP
Japan
Prior art keywords
leads
lead
bonding
gold
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1321732A
Other languages
English (en)
Inventor
Yasuo Nakatsuka
康雄 中塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP1321732A priority Critical patent/JPH03181157A/ja
Publication of JPH03181157A publication Critical patent/JPH03181157A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、インナリードとアウタリードとが分離されて
いるセラミック・クワッド・フラット・パッケージ(以
下単にセラ”s −/りQFP  (Quad、 F 
1atP ackage)という)において、インナリ
ードの接続部とアウタリードの接続部とを接続する方法
に関する。
〔従来の技術〕
4方向にリードが延在するセラミック叶Pを作製する場
合には、インナリード(封止後シールガラス内に収まる
リード部分)とアウタリード(封止後シールガラス外に
露出するリード部分)とを一体内に形成したリードフレ
ームに、セラミック製のベース基板を接合させ、このベ
ース基板にICを搭載させた後、ICの電極とインナリ
ードとを接続させ、その後ICをシールガラスにて封止
する過程が一般的であった。ところが、インナリードと
アウタリードとを一体化させたリードフレームにあって
は、エツチングまたはスタンピングにより、IC接続側
のボンディングパソドからアウタリードまで一体的に形
成されている。エツチングまたはスタンピングにおいて
はその処理密度に限界があり、形成密度が大きいインナ
リード領域にあっては、この限界の影響を受けやすい。
そして、アウタリードと一体的にインナリードを形成す
る場合には、その数は280ピンが限界であり、一体型
のリードフレームを用いて280ピン以上の多ピンセラ
ミックQFPを作製することは困難である。
このような事情により、アウタリードとインナリードと
を予め分離形成しでおいた後、両者を接合してセラミッ
ク叶Pを作製する技術が知られている。このようにして
セラ貴、りQFPを作製する場合には、アウタリードの
みが形成されたリードフレームをインナリードの回路パ
ターンが形成されたセラミック製のベース基板に重ね合
わせ、対応するアウタリードの接続部とインナリードの
接続部とを接合させ、その後、ベース基板にICを搭載
し、対応するICの電極とインナリードとを接続させ、
ICをシールガラスにて封止する。
上述したように、インナリードとアウタリードとが分離
されているセラミックQFPにあっては、両者の接合を
行う必要があり、接続用の金属突起物(以下金属バンプ
という)を介して、熱圧着法を用いて各点における接合
を一括して行う方法が考えられる。第3図はこの方法の
実施状態を示す模式図であり、図中34は上面に各イン
ナリード33ツバターン回路が形成されたセラミック製
のベース基板である。ベース基板34の上面の中央には
IC35が搭載されており、IC35の各電極36とこ
れに対応する各インナリード33とは、金ワイヤ37に
よりワイヤボンディングされている。また各インナリー
ド33のアウタリードとの接続部には金属バンプ39が
形成されている。そして対応する各インナリード33に
合せてアウタリード31を位置決めした後、接合治具3
8により各アウタリード31の接続部を同時に押圧し、
熱圧着法によって対応するインナリード33とアウタリ
ード31とを一括接合(ギヤングボンディング)する。
〔発明が解決しようとする課題〕
ところが、上述したような一括の接合方法では、以下に
示すような原因により信頼性が高い接合性能が得られな
いという難点がある。ここで信頼性が高い接合性能とは
、確実なオーミックコンタクトが得られ、しかも接合強
度が安定している状態を意味4している。
接合不良が発生する原因としては、被接合材であるセラ
ミック製のベース基板の問題と、接合治具の問題とに大
別される。セラミック製のベース基板には反り、うねり
等が生じている場合が多いので、−括して接合した場合
には、接合不良の部分が発生しやすくなる。セラミック
製の基板の製造技術にあっては、例えば−辺が25.4
mである基板の場合、30〜50μm程度の反りが発生
することがある。従って、ベース基板のこのような反り
うねりの発生に影響されない接合方法が必要である。
ベース基板(インナリード)とアウタリードとを一括し
て接合しようとする場合、接合治具は片当たりが無く、
均一に加圧することが必要であり、接合治具としては平
行度が極めて高精度であるものが要求される。また、実
際の問題としては、ビン数の増加に伴ってベース基板の
大きさも大きくなるので、全ピンに対して同一の接合条
件を満足させることは不可能であり、不良接合が発生す
ることは必然である。
例えば、ピンの総数が300本、接合不良率が1%であ
るとすると、3ビンが不良となり、セラミック叶Pとし
ての機能を果たせなくなる。しかも、ピンの総数が増加
すれば、発生する不良ピンの数も増加するので、ピンの
総数が多い場合程、不良発生率を0%に極めて近い数値
にする必要がある。
このような難点を解消するべく、第3図に示すように、
インナリード33の接続部に金属バンプ39を形成して
(アウタリードの接続部に金属バンプを形成してもよい
)、ベース基板34の反り、うねりまたは接合治具38
の片当たり等の不均一な加圧による影響を吸収しようと
している。ところが金属バンプ39を形成しておいても
、上述の影響を完全に吸収することは不可能であり、不
良発生率が0%に近いとは言難い。また、このような金
属バンプ39を設ける場合には、そのための工程が必要
であり、またコストも高(なるという問題点がある。
本発明はかかる事情に鑑みてなされたものであり、イン
ナリードの接続部とアウタリードの接続部とを一箇所毎
に個別に直接接合することにより、接続用の金属バンプ
が不要となって、セラミックQFPを作製する際の工程
の簡略化及びコストの低減化を図ることができ、しかも
各ピンについて信頼性が高い接合性能が得られて、ピン
の総数が増加した場合においても不良発生率を略O%と
することができる電気回路部材の接続方法を提供するこ
とを目的とする。
〔課題を解決するための手段〕
本発明に係る電気回路部材の接続方法は、インナリード
とアウタリードとが分離されているセラミック・クワッ
ド・フラット・パフケージについて、前記インナリード
と前記アウタリードとを接続する方法において、前記イ
ンナリード及びアウタリードの最終表面層には金が被覆
されており、前記インナリードと前記アウタリードとを
一点毎に個別に、直接接合することを特徴とする。
〔作用〕
本発明の電気回路部材の接続方法にあっては、各インナ
リードの接続部と各アウタリードの接続部とを全ピンに
わたって位置合わせした後、接合治具により対応する接
続部同士を一点毎に直接接合する。インナリード、アウ
タリードは共に、その最終表面層には金が被覆されてい
るので、熱圧着法または超音波併用熱圧着法を用いれば
、加熱。
加圧作用によって両リードの金の部分同士が金属結合す
る。そうすると、高いオー旦ツクコンタクトが得られ、
安定した接合強度を維持して、両リードが確実に接合さ
れる。
〔実施例〕
以下、本発明の実施例について説明する。
第1図は本発明の接続方法に用いる部材の平面図であり
、第1図(alは複数本のアウタリード1のみが4方向
に延在して形成されているリードフレーム2を示し、第
1図(b)は複数のインナリード3の回路パターンが4
方向に延在して形成されたセラミック製(例えば96%
atzoiアルミナ製)のベース基板4を示す。各アウ
タリードlの最終表面層は厚さ2〜5μmの金が被覆さ
れており、また各イン、ナリード3の最終表面層も厚さ
1〜3μmの金が被覆されている。
次に、本発明の接続方法を用いるセラミックQFPの作
製手順について、その工程を示す第2図に基づき説明す
る。
まず、回路パターンが形成されていないベース基板4の
中央部にIC5を搭載し、対応するIC5の各電極6と
各インナリード3の内側の端部とを夫々金ワイヤ7にて
接続する(第2図(a))。なお、電極6とインナリー
ド3との接続は、TAB法を用いることとしても良い。
次に、対応するインナリード3の外側の端部(接続部)
とアウタリード1の接続部とが重なるように、リードフ
レーム2をベース基板に重ね合わせた後、本発明の接続
方法を用いて両者の接続部を接合する。
第2図(blはこの接合工程の実施状態を示す断面図で
あり、インナリード3の接続部の上方に僅かの距離を隔
てて対応するアウタリード1の接続部が位置決めされて
いる。接合治具8を白抜矢符方向に移動させて、アウタ
リードlの接続部を押圧し、この接続部と対応するイン
ナリード3の接続部とを直接接合する。このような接合
処理はすべてのアウタリード1に対して1本毎に個別に
行う。
すべての点における接合処理を施した後、IC5をシー
ルガラスにて封止してセラ稟・ツクQFPの作製を完了
する。
なお、上述した作製工程とは異なり、まず本発明の接続
方法を用いて対応するアウタリードとインナリードとを
接続させ、その後、ICを搭載した後、ICの電極と対
応するインナリードとを接続し、シールガラスにてIC
を封止する工程により、セラごツクQFPを作製しても
良い。
従来の一括接合では熱圧着法のみしか使用できないが、
本発明の接合方法では、接続部同士を一点毎に個別に接
合するので、熱圧着法、超音波を併用した熱圧着法の何
れの接合方法も採用できる。
また、アウタリード1及びインナリード3は、何れもそ
の最終表面層が金にて被覆されているので、上記の何れ
の接合方法を採用した場合においても、両者の金と金と
が加熱、加圧作用によって金属結合され、良好な接合状
態が得られる。以上のように、本発明の接合方法では、
アウタリードまたはインナリードに金属バンプを設ける
ことなく、両音間の確実なオーミックコンタクトと安定
した接合強度とを実現できる。
従来方法(金属バンプを設けて一括接合)と本発明方法
(金属ハンプを設けることなく個別接合)とを用いて夫
々作製した、セラミックQFP (ピン数300本)の
接合結果(オーミックコンタクト(導通性)、接合強度
、製品合格率)についての比較を、下記第1表に示す。
なお、表中には従来方法の比較例(金属バンプを設ける
ことなく一括接合)と本発明方法の比較例(金属バンプ
を設けて個別接合)における接合結果も併せて示す。
(以   下  余   白) 第 表 第1表の結果から判るように、従来の接合方法では金属
ハンプを設けることにより接合結果の改善が見られるが
、満足できるような製品合格率の数値を遠戚できない。
一方、本発明の接合方法では、何れの場合においても良
好な接合結果が得られており、製品合格率も99.9%
である。また本発明方法では、金属バンプを設けた場合
と設けない場合とにおいて接合結果に差はなく、金属バ
ンプを設ける必要はないことがこの結果からも理解され
る。
〔発明の効果〕
以上詳述した如く本発明の接合方法では、何れも最終表
面層が金にて被覆されているインナリード及びアウタリ
ード同士を1箇所毎に個別に直接接合するようにしたの
で、ピン数が多くなった場合においても、全ピンにわた
って接合性能が高い両者の接合を実現でき、歩留りが1
00%に近いセラミック叶Pを提供することができる。
また、接続用の金属バンプが不要であるので、金属バン
プ形成のための工程を設けることが必要なく・セラミッ
クQFPの作製において、工程数の減少化及びコストの
低減化を図ることができる。
【図面の簡単な説明】
第1図はリードフレーム及びベース基板の平面図、第2
図はセラミックQFPの作製工程を示す模式的断面図、
第3図は従来の接合方法を示す模式的断面図である。

Claims (1)

  1. 【特許請求の範囲】 1、インナリードとアウタリードとが分離されているセ
    ラミック・クワッド・フラット・パッケージについて、
    前記インナリードと前記アウタリードとを接続する方法
    において、 前記インナリード及びアウタリードの最終 表面層には金が被覆されており、前記インナリードと前
    記アウタリードとを一点毎に個別に、直接接合すること
    を特徴とする電気回路部材の接続方法。
JP1321732A 1989-12-11 1989-12-11 電気回路部材の接続方法 Pending JPH03181157A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1321732A JPH03181157A (ja) 1989-12-11 1989-12-11 電気回路部材の接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1321732A JPH03181157A (ja) 1989-12-11 1989-12-11 電気回路部材の接続方法

Publications (1)

Publication Number Publication Date
JPH03181157A true JPH03181157A (ja) 1991-08-07

Family

ID=18135826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1321732A Pending JPH03181157A (ja) 1989-12-11 1989-12-11 電気回路部材の接続方法

Country Status (1)

Country Link
JP (1) JPH03181157A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0595078A (ja) * 1991-10-02 1993-04-16 Nec Corp 樹脂封止型半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0595078A (ja) * 1991-10-02 1993-04-16 Nec Corp 樹脂封止型半導体装置

Similar Documents

Publication Publication Date Title
CN100423253C (zh) 树脂密封型半导体装置及其制造方法
JPH0831864A (ja) 陽極接合法を用いて製造した電子部品及び電子部品の製造方法
TW419756B (en) Process for producing BGA type semiconductor device, TAB tape for BGA type semiconductor device, and BGA type semiconductor device
JPH03181157A (ja) 電気回路部材の接続方法
JPH0817870A (ja) 半導体装置
JPH03123067A (ja) リードフレーム及び半導体装置
JPH0236556A (ja) ピングリッドアレイおよび半導体素子塔載方法
JPH0878599A (ja) 集積回路パッケージ及びその製造方法
JP2718299B2 (ja) 大規模集積回路
JPS62196839A (ja) ハイブリツド型半導体装置
JP2008103455A (ja) 半導体装置および半導体装置の製造方法
JP2002164497A (ja) 半導体装置およびその製造方法
JP2701348B2 (ja) 半導体装置
JPH04127546A (ja) 半導体装置の製造方法
JPS63152160A (ja) 半導体装置用リ−ドフレ−ム
JPH05109968A (ja) 接合強度の大きい複合リードフレーム
TW202143402A (zh) 半導體封裝元件及其製造方法
JPH02224362A (ja) 半導体装置の製造方法
JPH0992767A (ja) 複合リードフレームおよび半導体装置
JPS5824014B2 (ja) 実装体の製造方法
JP2003045911A (ja) 半導体素子の実装構造および実装用配線基板
JPH1065091A (ja) 半導体装置及びその製造方法
JPH0417346A (ja) 半導体装置とその製造方法
JPH07106495A (ja) 半導体装置
JPH03196538A (ja) 半導体装置