JPH0318227A - 高電圧パルス・ノイズ吸収素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ＭＯＳ型半導体集積回路の、オープンドレイ
ン型ＭＯＳＦＥＴの高耐圧出力素子に釦いて、外部の負
荷回路の結合容量によう誘起されて発生した高電圧パル
ス・ノイズを吸収する素子に関する。

従来の技術 第３図に従来用いられているオープンドレイン型ＭＯＳ
ＦＥＴの高剛圧出力素子の一部である拡散抵抗素子を示
した。導電型半導体基板咬たはその中に形成したウェル
拡散層９と反対の導電型の低濃度拡散層１ｏを形成し、
その両端部にコンタクトをとるために、基板咬たはウヱ
ノレ９と反対の導電型の高濃度拡散層１１　．１２が付
設されておりそれぞれ高耐圧出力端子ｖＯＵＴ、固定電
位である高電圧電源端子■ＰＰ　に接続されている。第
４図はその等価回路を示したものである。

発明が解決しようとする課題 ３ベー， 第３図において、ｖＯＵＴ端子１１に出力される電圧は
ｖＤＤから■ＰＰの電圧となる。ここで■ＤＤは集積回
路の電源電圧であシ、ｖＰＰ　は高電圧電源の電圧値で
ある。ｖＯＵＴ端子１１は外部装置、たとえば螢光表示
管などの配線基板上の浮遊容量の影響によシ隣接する別
の■ＯＵＴ端子の矩形波から寄生的に発生するパルス・
ノイズの影響を受ける。例えばＶＤＤ＝５Ｖ，ＶＰＰ＝
−３０Ｖで、”ＯＵＴ端子１１はｖＰＰ電位に固定され
ている場合、別の■ＯＵＴ　端子が５■から−３０ｖ４
で動作し矩形波を発生するとＶＯＵＴ端子１１には理論
的には■○ＵＴ　＝　−　６　５　Ｖ　’Ｊでの電圧が
パルス的に発生することになり、低濃度拡散層１ｏの耐
圧は〜２　．Ｘ　ｌ　Ｖ　ｐ　ｐ−Ｖｒ，Ｄｌ二７０■
程度必要となる。この耐圧は使用している高電圧電源の
電圧値の２倍以上となっている。微細化が進むＭＯＳ　
　ＬＳＩの製造技術では限界近くとなり、製造技術で解
決するのは困難となりつつある。素子耐圧が 〜２×１■ＰＰ−ｖＤＤ１以下の素子が使われた場合に
はパルス・ノイズの影響による素子破壊，特性本発明は
高耐圧出力端子でパルス・ノイズの発生を防ぐためには
、高耐圧出力端子で発生する電位の絶対値が高電圧電源
電位の絶対値より大きくなった場合に、高耐圧端子と高
電圧電源端子間を導通させる素子，高電圧パルスノイズ
吸収素子を従来の拡散抵抗素子と並列に設置するもので
ある。

作　　用 本発明による高電圧パルス・ノイズ吸収素子は高耐圧出
力端子と高電圧電源端子の二つの端子をソースおよびド
レインとし、ゲートは高耐圧出力端子と接続されている
。ソース、釦よびドレインは導電型半導体基板１たはそ
の中に形成したウェルに対してＩＶＰＰ−ＶＤＤ　Ｉ以
上の耐圧を有する構造とする．従来の拡散抵抗素子の抵
抗をＲ，本発明による高電圧パルス・ノイズ吸収素子の
抵抗をｒ，閾値電圧を■Ｉとすると、 （１）　■ＤＤ〉■ＯＵＴ〉ｖＰＰ＋ｖ工の場合Ｂｖｄ
〈■ＰＰ−ｖＤＤ ５．，−， ｒ　　））Ｒ　　（　Ｒ＝１ｏｏｘΩ）（２）　ｖＯＵ
Ｔ＜ｖＰＰ＋ｖＩの場合Ｂｖｄ二　〇 ｒ　　（（　　Ｒ となる。ここでＢｖｄ　は高電圧パルス・ノイズ吸収素
子のソース・ドレイン間の耐圧を示し、ンス・ドレイン
はＰ型拡散層の場合とした。

（１）は高耐圧出力端子が通常の動作状態の場合であシ
ハルス・ノイズ吸収素子のソース・ドレイン間は非導通
となる。

（２）は高耐圧出力端子に■ＰＰ以下のパルス・ノイズ
が発生した場合であシバルス・ノイズ吸収素子は導通状
態となる。

実施例 第１図は本発明による実施例を示したものである。

導電型半導体基板１たはその中に形成したウェル拡散層
１と反対の導電型の２つの低掛度拡散層領域２，３を距
離Ｌだけ離して設置し、その中間の領域８の基板捷たは
ウェノレ表面濃度をイオン注入６、，７ などによりある特定の濃度に制御した後、分離用厚膜７
を形成し分離用厚膜が形戊されていない前記２つの低濃
度拡散層領域２，３の中心部には２，３と同一の導電型
の高濃度拡散層４，５を低濃度拡散層領域２，３からは
み出さないように形成する。低濃度拡散層２，３の形成
は高濃度拡散層４，５の形成の後でも構わない。高濃度
拡散層４，５の中間位置の厚膜上にゲート電極を設け、
ソース側の電極、ｖＯＵＴ端子（高濃度拡散層４）と接
続する。

ドレイン側の電極は■ＰＰ　端子（高濃度拡散層６）と
する。

本素子が動作する閾値電圧の制御は低濃度拡散領域２，
３の距離Ｌと、８の領域の表面濃度によって行なう。

第２図は本発明による素子を従来の拡散抵抗素子に並列
に付加した場合を等価回路で示したものである。

発明の効果 本発明による素子を用−ることにより、オープンドレイ
ン型ＭＯＳＦＥＴの高耐圧出力素子にかい了、 て外部の負荷回路からの結合容量による高電圧のパルス
・ノイズを消去するこどが可能となり、高耐圧出力素子
特性の安定化，信頼性の向上が出来、ＭＯＳ　　ＬＳＩ
の製造技術上の制約を軽減できる。

【図面の簡単な説明】

第１図は本発明によるパルス・ノイズ吸収素子を示した
断面図、第２図は等価回路による本発明の利用方法を示
した回路図、第３図は従来例の拡散抵抗を示した断面図
、第４図は等価回路による従来例を示した回路図である
。 １・・・・・導電型半導体基板１たは、その中に形成し
たウェノレ拡散層、２，３・・・・・１と反対の導電型
の低濃度拡散層、４，５・・・・・１と反対の導電型の
高濃度拡散層、６・・・・・ゲート電極、ア・・・・・
厚い酸化膜、８・・・・・・低濃度拡散層２，３０間の
領域、９・・・・・・導電型半導体基板筐たはその中に
形成したウェル拡散層、１０・・・・・・９と反対の導
電型の低濃度拡散層、１１．１２・・・・・・９と反対
の導電型の高濃度散層層、１１・・・・・■ＯＵＴ端子
、１２・・・・・・■ＰＰ端子、１３・・・・・・厚い
酸化膜、Ｌ・・・・・・低濃度拡散層２，３の間の距離
、ｒ・・・・・本発明による素子の抵抗、Ｒ・・・・・
従来例の拡散抵抗の抵抗、■ＯＵＴ・・・・・高耐圧出
力端子電圧，端子名、■ＰＰ・・・・・高電圧電源端子
電圧，端子名。

Claims (1)

【特許請求の範囲】
1. 導電型半導体基板または、その中に形成したウウェル拡
   散層と反対の導電型の２つの低濃度拡散層をある特定の
   距離だけ離して設置し、前記低濃度拡散層の中間領域の
   基板表面濃度をある特定の濃度に設定した後に、前記低
   濃度拡散層の表面領域の中心部以外に厚い酸化膜を成長
   させ、厚い酸化膜が形成されていない低濃度拡散層の表
   面領域における中心部以外には、この低濃度拡散層と同
   一の導電型の高濃度のソース・ドレイン拡散層を低濃度
   拡散層の領域からはさみ出さないようにそれぞれ形成し
   、高濃度のソース・ドレイン拡散層の中間の位置にある
   厚い酸化膜上にはゲート電極を設置し、高濃度のソース
   ・ドレイン拡散層とゲート電極を接続させて、高耐圧出
   力端子とし、他方の高濃度のソース・ドレイン拡散層は
   固定電位の高電圧電源端子とする構造を有することを特
   徴とする高電圧パルス・ノイズ吸収素子。