JPH03188643A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03188643A JPH03188643A JP32807189A JP32807189A JPH03188643A JP H03188643 A JPH03188643 A JP H03188643A JP 32807189 A JP32807189 A JP 32807189A JP 32807189 A JP32807189 A JP 32807189A JP H03188643 A JPH03188643 A JP H03188643A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- monitor element
- eliminated
- monitor
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本発明は半導体素子が形成されるウェハに併せて形成さ
れるモニタ素子の特性測定に関し、ＰＳＧ層のような絶
縁材料層からポリＳｉ層に不純物が拡散し、それによっ
てコンタクト電極相互間にリーク電流が生ずることの防
止を目的とし、通常の半導体素子形成工程に加えて、モ
ニタ素予形成領域上のＰＳＧ層を除去する工程或いは前
記モニタ素子のコンタクト電極相互間のポリＳ１層を部
分的に除去する工程を付加的に包含して構成する。
れるモニタ素子の特性測定に関し、ＰＳＧ層のような絶
縁材料層からポリＳｉ層に不純物が拡散し、それによっ
てコンタクト電極相互間にリーク電流が生ずることの防
止を目的とし、通常の半導体素子形成工程に加えて、モ
ニタ素予形成領域上のＰＳＧ層を除去する工程或いは前
記モニタ素子のコンタクト電極相互間のポリＳ１層を部
分的に除去する工程を付加的に包含して構成する。
本発明は半導体素子形成に於ける素子特性のモニタリン
グに関わり、特に測定用探針間にリーク電流が流れない
ようにする処理に関わる。
グに関わり、特に測定用探針間にリーク電流が流れない
ようにする処理に関わる。
単結晶シリコン（Ｓｉ）等の半導体基板にバイポーラ・
トランジスタなどの素子を形成する工程では、ウェハ・
プロセスの途中で素子のｈｐｃを測定し、所望の値に形
成されたことを確認する必要がある１、そのための手段
として、正規のトランジスタ以外にモニタ用のトランジ
スタを同じウェハ内に形成することが行われる。
トランジスタなどの素子を形成する工程では、ウェハ・
プロセスの途中で素子のｈｐｃを測定し、所望の値に形
成されたことを確認する必要がある１、そのための手段
として、正規のトランジスタ以外にモニタ用のトランジ
スタを同じウェハ内に形成することが行われる。
このモニタ素子の特性測定はウェハ・プロセスが未完了
の時期に行われるため、正規の素子の特性測定をウェハ
・プロセス完了後に行うのに比べると、？ＪＩＩＩ定値
を不正確なものとする要因が種々存在するが、ｈ、８の
」１ｊ定ではそのような不都合を排除して正確に行うこ
とが要求される。
の時期に行われるため、正規の素子の特性測定をウェハ
・プロセス完了後に行うのに比べると、？ＪＩＩＩ定値
を不正確なものとする要因が種々存在するが、ｈ、８の
」１ｊ定ではそのような不都合を排除して正確に行うこ
とが要求される。
〔従来の技術と発明が解決しようとする課題〕モニタ素
子はその性格上、正規の素子と同等の特性を備えるべき
ものであるから、同一ウェハ内に同一プロセスにより形
成される。また、集積回路（ＩＣ）にトレンチ分離のよ
うな基板面形状を複雑化する構造が採用された場合には
、表面を平坦化するのに燐珪酸ガラス（ＰＳＧ）のよう
な熱流動性材料が利用されることがあり、更に、正規の
素子のコンタクト電極形成用に多結晶シリコン（ポＪＳ
ｉ）を用いることも通常行われている。
子はその性格上、正規の素子と同等の特性を備えるべき
ものであるから、同一ウェハ内に同一プロセスにより形
成される。また、集積回路（ＩＣ）にトレンチ分離のよ
うな基板面形状を複雑化する構造が採用された場合には
、表面を平坦化するのに燐珪酸ガラス（ＰＳＧ）のよう
な熱流動性材料が利用されることがあり、更に、正規の
素子のコンタクト電極形成用に多結晶シリコン（ポＪＳ
ｉ）を用いることも通常行われている。
これ等の工程を包含する処理によってＩＣが形成された
場合、モニタ素子領域上にＰＳＧ層とポリＳｉ層が積層
して存在すること、即ち第３図に模式的に示される断面
構造となることも通常発生する現象である。該図の構造
ではコレクタ引き出し領域４、エミッタ領域６、ベース
領域５の夫々の表面から不純物がポリＳ】層８に拡散し
、コンタクト部分が低抵抗となっているから、図示のよ
うに測定針を立ててトランジスタの特性を測定すること
が出来る。なお、該図に於いてｌはＳｉ基板、２は選択
酸化膜、３は埋め込み領域である。
場合、モニタ素子領域上にＰＳＧ層とポリＳｉ層が積層
して存在すること、即ち第３図に模式的に示される断面
構造となることも通常発生する現象である。該図の構造
ではコレクタ引き出し領域４、エミッタ領域６、ベース
領域５の夫々の表面から不純物がポリＳ】層８に拡散し
、コンタクト部分が低抵抗となっているから、図示のよ
うに測定針を立ててトランジスタの特性を測定すること
が出来る。なお、該図に於いてｌはＳｉ基板、２は選択
酸化膜、３は埋め込み領域である。
その場合、ポリＳｉ層への不純物の拡散距離は比較的短
く、ポリＳｉ層の大部分は高抵抗であると考えられ、従
って、該図の構造でもトランジスタの特性測定が可能で
あると考えられているのであるが、実際には、ポリＳ１
層の下に設けられているＰＳＧ層から燐原子がポリＳｉ
中に拡散し、各コンタクト電極間の抵抗値が低下してい
る場合がある。
く、ポリＳｉ層の大部分は高抵抗であると考えられ、従
って、該図の構造でもトランジスタの特性測定が可能で
あると考えられているのであるが、実際には、ポリＳ１
層の下に設けられているＰＳＧ層から燐原子がポリＳｉ
中に拡散し、各コンタクト電極間の抵抗値が低下してい
る場合がある。
そのような状況でモニタ素子の特性測定を行うと、電極
間のリーク電流のためｈｐｉＯ値が正しく得られず、モ
ニタとしての役割を果たさないことになる。
間のリーク電流のためｈｐｉＯ値が正しく得られず、モ
ニタとしての役割を果たさないことになる。
本発明の目的はモニタ素子に於けるこのようなリーク電
流の発生を防止し、ｈ ＦＥなどの素子特性を正しくモ
ニタし得る素子構造を提供し、それによって素子特性を
適性値に調整し得る半導体装置の製造方法を提供するこ
とである。
流の発生を防止し、ｈ ＦＥなどの素子特性を正しくモ
ニタし得る素子構造を提供し、それによって素子特性を
適性値に調整し得る半導体装置の製造方法を提供するこ
とである。
上記目的を達成するため、本発明の半導体装置の製造方
法には、 半導体基板に半導体能動素子を形成するための工程に、
高不純物濃度絶縁材料層及び多結晶シリコン層を基板表
面に被着する工程が包含される場合、 モニタ素子形成領域上の前記高不純物濃度絶縁材料層を
除去する工程、又は 前記モニタ素子のコンタクト電極を形成する前記多結晶
シリコン層を、該コンタクト電極相互間で不連続とする
工程 の一方若しくは両方が付加的に包含される。
法には、 半導体基板に半導体能動素子を形成するための工程に、
高不純物濃度絶縁材料層及び多結晶シリコン層を基板表
面に被着する工程が包含される場合、 モニタ素子形成領域上の前記高不純物濃度絶縁材料層を
除去する工程、又は 前記モニタ素子のコンタクト電極を形成する前記多結晶
シリコン層を、該コンタクト電極相互間で不連続とする
工程 の一方若しくは両方が付加的に包含される。
第１図は本発明の製造方法によって形成されたモニタ素
子であるバイポーラ・トランジスタの断面構造を模式的
に示す図である。以下、該図面を参照しながら、本発明
により形成されたモニタ素子か正確な素子特性を示すこ
とを説明する。
子であるバイポーラ・トランジスタの断面構造を模式的
に示す図である。以下、該図面を参照しながら、本発明
により形成されたモニタ素子か正確な素子特性を示すこ
とを説明する。
図に明らかなように、該モニタ素子に於いてもバイポー
ラ・トランジスタや一８選択酸化膜の構造は従来のもの
と同一である。しかし、該図に示された本発明によるモ
ニタ素子では素子領域上のＰＳＧ層は全て除去されてお
り、更に、コレクタ引き出し領域４、エミッタ領域６、
ベース領域５に接続されたポリＳ【層８は相互に分離さ
れて不連続となっている。なお該図に於いて、ｌはＳｉ
基板、２は選択酸化膜、３は埋め込み層である。
ラ・トランジスタや一８選択酸化膜の構造は従来のもの
と同一である。しかし、該図に示された本発明によるモ
ニタ素子では素子領域上のＰＳＧ層は全て除去されてお
り、更に、コレクタ引き出し領域４、エミッタ領域６、
ベース領域５に接続されたポリＳ【層８は相互に分離さ
れて不連続となっている。なお該図に於いて、ｌはＳｉ
基板、２は選択酸化膜、３は埋め込み層である。
かかる構造をとれば、素子の各コンタクト電極間にリー
ク電流は発生せず、ｈｐｇなどの素子特性が不正確とな
ることはない。また、ポリ８１層を不連続な構造とする
だけでも、その下にＰＳＧ層が存在してもリーク電流の
悪影響は生ぜず、またＰＳＧ層が除去されていれば、ポ
リＳｉ層か連続であっても、素子特性のモニタリングを
不可能にするほどのリーク電流は発生しない。
ク電流は発生せず、ｈｐｇなどの素子特性が不正確とな
ることはない。また、ポリ８１層を不連続な構造とする
だけでも、その下にＰＳＧ層が存在してもリーク電流の
悪影響は生ぜず、またＰＳＧ層が除去されていれば、ポ
リＳｉ層か連続であっても、素子特性のモニタリングを
不可能にするほどのリーク電流は発生しない。
本発明の方法によれば、リーク電流の生じない構造のモ
ニタ素子が形成されるので、素子特性の正確なモニタリ
ングが可能となる。
ニタ素子が形成されるので、素子特性の正確なモニタリ
ングが可能となる。
第２図（ａｌ〜（ｅ）は本発明の実施例の工程を示す断
面模式図である。以下、該図面を順に参照しながら実施
例の工程を説明する。
面模式図である。以下、該図面を順に参照しながら実施
例の工程を説明する。
Ｓｉ基板に通常の工程によってバイポーラ・トランジス
タが形成された状態が、同図（ａｌに示されている。図
に於いてｌはＳｉ基板、２は選択酸化膜であり、埋め込
み層３、コレクタ引き出し領域４、ベース領域５及びエ
ミッタ領域６によってバイポーラ・トランジスタが構成
されている。
タが形成された状態が、同図（ａｌに示されている。図
に於いてｌはＳｉ基板、２は選択酸化膜であり、埋め込
み層３、コレクタ引き出し領域４、ベース領域５及びエ
ミッタ領域６によってバイポーラ・トランジスタが構成
されている。
図示されない素子間分離領域の形成等の処理の結采生じ
た基板表面の凹凸を平坦化するため、ＰＳＧ層を被覆し
熱フローさせることが行われ、その際用いられたＰＳＧ
層９は選択エツチングにより、モニタ素子形成領域上か
らは除去されている。
た基板表面の凹凸を平坦化するため、ＰＳＧ層を被覆し
熱フローさせることが行われ、その際用いられたＰＳＧ
層９は選択エツチングにより、モニタ素子形成領域上か
らは除去されている。
上記処理の後、ＣＶＤ法によるポリＳｉ層８の全面堆積
が行われ、第２図（ｂ）の状態となる。フォトリソグラ
フィを利用して、該ポリＳｉ層を選択的に除去し、コレ
クタ・コンタクト、エミッタ・コンタクト、ヘース・コ
ンタクトを相互に不連続とする。この状態が同図ｆｃ）
に示されている。
が行われ、第２図（ｂ）の状態となる。フォトリソグラ
フィを利用して、該ポリＳｉ層を選択的に除去し、コレ
クタ・コンタクト、エミッタ・コンタクト、ヘース・コ
ンタクトを相互に不連続とする。この状態が同図ｆｃ）
に示されている。
以上の処理が終わったところでは、ポリＳｉ層を除去し
た部分に選択酸化膜が露出している。後続工程で、エミ
ッタ・コンタクト形成のため或いは池の目的のため、新
たにＰＳＧ層を使用することがあると、そのパターニン
グの際に弗酸系のエツチング液によって前記選択酸化膜
の露出部分がエツチングされることになる。それを避け
るため、この部分を窒化膜（ＳｉＮｘ）で被覆する。こ
の処理は以下のように行われる。
た部分に選択酸化膜が露出している。後続工程で、エミ
ッタ・コンタクト形成のため或いは池の目的のため、新
たにＰＳＧ層を使用することがあると、そのパターニン
グの際に弗酸系のエツチング液によって前記選択酸化膜
の露出部分がエツチングされることになる。それを避け
るため、この部分を窒化膜（ＳｉＮｘ）で被覆する。こ
の処理は以下のように行われる。
ＳｉＮｘ膜の形成は通常のＣＶＤ法によって行われる。
厚さ１０００人程度研磨面に堆積する（（ｄ）図）。
フォトリソグラフィにより、この皮膜を選択的に除去し
、選択酸化膜２が露出した部分だけにＳｉＮｘ膜を残す
（（ｅ）図）。
、選択酸化膜２が露出した部分だけにＳｉＮｘ膜を残す
（（ｅ）図）。
以上の工程で形成されたモニタ素子に、第１図に示す如
く測定針を立ててｈｒｘの測定を行うと、各電極間の電
流リークが無いので、正確な測定が行われる。
く測定針を立ててｈｒｘの測定を行うと、各電極間の電
流リークが無いので、正確な測定が行われる。
上記実施例ではモニタ素子形成領域のＰＳＧ層を除去す
ることと同領域のポリＳｉ層を不連続とすることの両方
が行われているが、いづれか一方だけでも有効であり、
両方を行えばリーク電流の発生は確実に防止される。
ることと同領域のポリＳｉ層を不連続とすることの両方
が行われているが、いづれか一方だけでも有効であり、
両方を行えばリーク電流の発生は確実に防止される。
以上説明したように、本発明の方法によってモニタ素子
の動作特性を正確に測定することが可能となり、集積回
路等に形成されるトランジスタの特性も正確に制御され
ることになる。
の動作特性を正確に測定することが可能となり、集積回
路等に形成されるトランジスタの特性も正確に制御され
ることになる。
第１図は本発明により形成されたモニタ素子の構造を示
す断面模式図、 第２図は本発明実施例の工程を示す断面模式図、第３図
は従来技術によるモニタ素子の構造を示す断面模式図 であって、 図に於いて １はＳｉ基板、 ２は選択酸化膜、 ３は埋め込み層、 ４はコレクタ引き出し領域、 ５はベース領域、 ６はエミッタ領域、 ７はＳｉＮｘ層、 ８はポリＳｉ層 ９はＰＳＧ層、 である。
す断面模式図、 第２図は本発明実施例の工程を示す断面模式図、第３図
は従来技術によるモニタ素子の構造を示す断面模式図 であって、 図に於いて １はＳｉ基板、 ２は選択酸化膜、 ３は埋め込み層、 ４はコレクタ引き出し領域、 ５はベース領域、 ６はエミッタ領域、 ７はＳｉＮｘ層、 ８はポリＳｉ層 ９はＰＳＧ層、 である。
Claims (3)
- （１）半導体基板に半導体能動素子を形成するための工
程に、高不純物濃度絶縁材料層及び多結晶シリコン層を
基板表面に被着する工程が包含される場合、 モニタ素子形成領域上の前記高不純物濃度絶縁材料層を
除去する工程を包含せしめることを特徴とする半導体装
置の製造方法。 - （２）半導体基板に半導体能動素子を形成するための工
程に、高不純物濃度絶縁材料層及び多結晶シリコン層を
基板表面に被着する工程が包含される場合、 前記モニタ素子のコンタクト電極を形成する前記多結晶
シリコン層を、該コンタクト電極相互間で不連続とする
工程を包含せしめることを特徴とする半導体装置の製造
方法。 - （３）半導体基板に半導体能動素子を形成するための工
程に、高不純物濃度絶縁材料層及び多結晶シリコン層を
基板表面に被着する工程が包含される場合、 モニタ素子形成領域上の前記高不純物濃度絶縁材料層を
除去する工程および前記モニタ素子のコンタクト電極を
形成する前記多結晶シリコン層を該コンタクト電極相互
間で不連続とする工程を包含せしめることを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32807189A JPH03188643A (ja) | 1989-12-18 | 1989-12-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32807189A JPH03188643A (ja) | 1989-12-18 | 1989-12-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03188643A true JPH03188643A (ja) | 1991-08-16 |
Family
ID=18206189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32807189A Pending JPH03188643A (ja) | 1989-12-18 | 1989-12-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03188643A (ja) |
-
1989
- 1989-12-18 JP JP32807189A patent/JPH03188643A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59117271A (ja) | 圧力感知素子を有する半導体装置とその製造法 | |
| JPS58210634A (ja) | 半導体装置の製造方法 | |
| US3440715A (en) | Method of fabricating integrated circuits by controlled process | |
| JPH0410222B2 (ja) | ||
| JPH03188643A (ja) | 半導体装置の製造方法 | |
| JPS60147154A (ja) | 抵抗構造体 | |
| JPS5834943A (ja) | 半導体装置の製造方法 | |
| JPS6387762A (ja) | 半導体装置の製造方法 | |
| JPH04361566A (ja) | 半導体集積回路 | |
| JPS63202035A (ja) | 半導体装置の製造方法 | |
| JPH01125872A (ja) | 圧力感知素子を有する半導体装置の製造法 | |
| JPS61135136A (ja) | 半導体装置の製造方法 | |
| JPS5850411B2 (ja) | 不純物拡散法 | |
| JPH0482222A (ja) | 半導体装置及びその製造方法 | |
| JPS6316655A (ja) | 半導体装置の製造方法 | |
| JPS63117428A (ja) | 半導体装置の製造方法 | |
| JPS60224229A (ja) | 半導体装置 | |
| JPS5984576A (ja) | 半導体装置の製造方法 | |
| JPH07230989A (ja) | 半導体装置の製造方法 | |
| JPH03222355A (ja) | 半導体装置 | |
| JPH0312971A (ja) | 半導体装置の製造方法 | |
| JPH03175676A (ja) | 半導体装置 | |
| JPH10223842A (ja) | 半導体集積回路およびその製造方法 | |
| JPS61147550A (ja) | 半導体装置の製造方法 | |
| JPH02210832A (ja) | 半導体装置の製造方法 |