JPH03189850A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、パーソナルコンピュータやエンジニャリング
ワークステーション等に用いられるデータ処理装置に関
する。

従来の技術 従来この種装置は、第４図に示すように、データの加工
やデータのアクセス、その他の各種■１０、ＬＳＩ等の
制御を行う中央処理装置（以下、ＣＰＵと略称する。）
１と、ＣＰＵとは独立に一方のメモリから他方のメモリ
へデータの転送を行うダイレクトメモリアクセスコント
ローラ（以下、ＤＭＡＣと略称する。）２と、ＣＰＵや
ＬＳＩ等の各種マスクからのデータを記憶しまたは出力
する複数のメモリ３および４と、これらＣＰＵＩ、ＤＭ
ＡＣ２およびメモリ３．４等がそれぞれ結合されて、デ
ータおよび制御信号等の通路となるバス５とから構成さ
れていた。

メモリ３からメモリ４へのデータの転送は、ＣＰＵＩを
介したプログラム転送と、ＣＰＵ１を介さずにＤＭＡＣ
２によるＤＭＡ転送とが出来るようになっている。ＤＭ
Ａ転送の場合、メモｌＪ３に記憶されたデータについて
ピントを反転したシ、上位および下位バイトを交換しだ
シ等の加工を要するときは、従来は一旦ＣＰＵ１で加工
してからＤＭＣＡ２によυメモリ４へ転送していた。ま
た、プログラム転送の場合には、ＣＰＵ１がメモリ３内
のデータを加工して直接メモリ４へ転送していた。

このようなりＭＡ転送については特開昭５８−８３３６
号公報等に記載されている。

発明が解決しようとする課題 しかしながら、このような構成によれば、ＤＭＡ転送の
際に転送時間が長くかかるという問題があった。これは
メモリ３のデータを転送する際、ＣＰＵＩがメモリ３か
らデータを取り出し、そのデータをＣＰＵＩ内部で加工
し終わった後にメモリ４へ書き込むという動作を行わな
ければならないからである。本来ＤＭＡ転送は、ＣＰＵ
からの指令により、メモリ内のある領域のデータを他の
メモリへＣＰＵを介さず直接に行うことを目的としてい
るのに対して、上述の構成ではデータの加工のためにＣ
ＰＵを一旦通すため、転送時間がよけいにかかっていた
のである。

本発明は、上述の問題点に鑑みてなされたもので、デー
タの加工を必要とするＤＭＡ転送の場合に転送時間を短
くすることの出来るデータ処理装置を提供することを目
的とする。

課題を解決するための手段 本発明は、上述の問題点を解決するため、バスとデータ
の転送を受けるメモリとの間にデータ加工装置を介在さ
せるという構成を備えたものである。

作用 本発明は、上述の構成によって、一方のメモリから他方
のメモリへデータをＤＭＡ転送する際に、データの加工
をＣＰＵが行うこと欧＜、データ加工装置によシデータ
を転送しながら行うことが可能となる。

実施例 第１図は本発明の一実施例によるデータ処理装置の概略
構成を示すものである。１１はデータの各種演算による
加工、データの読み出しおよび書き込みのだめのアクセ
ス、その他各種Ｉ１０、ＬＳＩ等の制御を行うＣＰＵ、
１２はメモリとメモリとの間のデータの転送をＣＰ　Ｕ
　１１とは独立して行うＤＭＡＣ，１３は転送する前の
データが格納されているメモリ、１４はメモリ１３から
のデータを加工した後に受けるメモリ、１５は制御信号
等の通路となり、ＣＰＵＩＩ、ＤＭＡＣ１２、メモリ１
３．１４およびその他の図示されないコントローラ等を
結合してデータまたは信号の交換を行うバス、１６はバ
ス１５とデータの転送を受けるメモリ１４との間に接続
されて、データの加工を行うデータ加工装置である。

第２図にはこのデータ加工装置１６の詳細が示されてい
る。１７はバス１５を介して転送されてきたデータを一
旦蓄える入力バッファ、１８はＣＰＵＩＩがらの加工の
有無や種類等の指令によりデータ加工ユニット１９を制
御するコントローラ、１９はコントローラ１８の指令に
従って入力バッファ１７からバイト分のデータを取り出
して加工する加工ユニット、加はメモリ１４へ加工済み
のデータを一旦蓄える出力バッファである。

以上のように構成されたデータ処理装置について、以下
その動作を第３図のフローチャートを参照して説明する
。

メモリ１３内には加工した後にメモリ１４へ転送を希望
するデータが格納されている。まず、メモリ１３からＣ
ＰＵＩＩへＤＭＡ転送の要求があると（ステップ２１）
　、ＣＰＵＩＩからＤＭＡＣ１２へ転送開始要求の指令
が出され（ステップ２２）　、ＤＭＡＣ１２がこれを受
は付けると、ＣＰＵ１１はメモリ１３のどの領域のデー
タを転送するのかを指示する開始アドレスとその開始ア
ドレスからのオフセット値をＤＭＡＣＩ２へ渡す（ステ
ップ２３）。そして転送しようとするデータについてメ
モリ１３からデータの加工要求があったか否かが判定さ
れ（ステップ２４）、加工要求があった場合には、ＣＰ
Ｕ１１からデータ加工装置１６のコントローラ１８ヘデ
ータの加工およびどのように加工するかの指示を与える
制御信号が出力され（ステップ２５）、コントローラ１
８ハテータ加工ユニツト１９をオンさせる（ステップ２
６）。

一方、ＤＭＡＣ１２は転送しようとするメモリ１３のデ
ータをバス１５を介して取り出しくステップ２７）、デ
ータ加工装置１６は取シ出されたデータの加工を行う（
ステップ２８）。データはデータ加工装置１６の入力バ
ッファ１７かいっばいになるまで取シ出され、順次デー
タ加工ユニット１９で加工された後、出力バッファ加に
渡され、メモリＩ４に転送される（２９）。

データの加工要求のなかった通常のＤＭＡ転送の場合は
、ステップ２４で加工要求がないと判定され、ステップ
若でメモ１月３からデータを取シ出し、そのままステッ
プ２９でメモリ１４へ転送する。この場合、ＣＰＵ１１
からはデータ加工装置１６のコントローラ１８へ制御信
号が出力されないので、入カバンファ工７、データ加工
ユニノト１９および出カバソファ２０は単なるバッファ
とシテ働く。

上述の実施例においては、データの転送がメモリ１３か
らメモリ１４へと行われているが、第４図に示すように
、バス１５と両方のメモリ１３および１４との間にそれ
ぞれデータ加工装置１６を介在させることにより、メモ
リ１３からメモリ１４へだけでなく、メモリ１４からメ
モリ１３へのデータ転送も可能になる。

発明の効果 以上の説明から明らかなようＫ、本発明は、バスとデー
タの転送を受けるメモリとの間にデータ加工装置を介在
させることによって、一方のメモリから他方のメモリへ
ＤＭＡ転送する際に、データの加工をＣＰＵが行うこと
なくデータ加工装置が行うため、データを加工しながら
データの転送を行うことができ、転送時間を短縮するこ
とが出来るという効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例を示すデータ処理装置の概略
ブロフク図、第２図は本発明の一実施例におけるデータ
加工装置の概略ブロック興、第３図は本発明の一実施例
における動作を説明するためのフローチャート、第４図
は本発明の他の実施例を示す概略ブロック図、第５図は
従来のデータ処理装置の一例を示す概略ブロック図であ
る。 １１・・・中央処理装置（ＣＰＵ）、１２・・・ダイレ
クトメモリアクセスコントローラ（ＤＭＡＣ）　、１３
゜１４・・・メモリ、１５・・・バス、１６・・・デー
タ加工装置、１７・・・入カバノファ、１８・・・コン
トローラ、１９・・・データ加工ユニノト、加・・・出
力バッファ。

Claims (1)

【特許請求の範囲】
1. バスを介して互いに結合された中央処理装置と複数のメ
   モリとダイレクトメモリアクセスコントローラと、前記
   バスとデータの転送を受けるメモリとの間に接続された
   データ加工装置とを有し、前記ダイレクトメモリアクセ
   スコントローラによる一方のメモリから他方のメモリへ
   のデータの転送を前記データ加工装置によりデータを加
   工しながら行うことを特徴とするデータ処理装置。