JPH03211652A - ダイレクトメモリアクセス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、プロセッサを介さずにバス上に接続された複
数のメモリブロック間のデータ転送を行なうダイレクト
メモリアクセス回路に関する。

従来の技術 従来、この種のダイレクトメモリアクセス（ＤＭＡ）回
路において、メモリブロック間のデータ転送にはＤＭＡ
コントローラは転送元と転送先との双方のアドレシング
を行なう必要がある。そこで、例えば［３種類の転送モ
ードを備える６８０００用ＤＭＡコントローラ」　（雑
誌ｒＮＩＫＫＥＩＥＬＥＣＴＲＯＮＩＣ５１９８２，８
，２Ｊ中の第１４８頁）に示されるように、転送先のア
ドレス、転送元のアドレスをＤＭＡ本体が２度出すとい
う２アドレス方式（２重アドレスモード）によりメモリ
間のデータ転送を行なうようにしたものがある。

発明が解決しようとする課題 ２アドレス方式とするのは、前記バスのアドレス線が１
組しかないためであるが、２バスサイクルでデータ１転
送となるため、サイクル時間が長くなり、データ転送速
度の遅いものである。

課題を解決するための手段 バス上に接続された複数のメモリブロック間のデータ転
送を、プロセッサを介さずにコントローラによるシーケ
ンス制御で直接性なうダイレクトメモリアクセス回路に
おいて、前記バスのアドレス線に接続されて開始アドレ
スが書込まれるとともに前記コントローラからのクロッ
クを計数するカウンタを各メモリブロック内に内蔵し、
各々のカウンタのカウント値によりロードされるアドレ
ス回路を各メモリブロックに設けた。

作用 各メモリブロックはカウンタを内蔵しており、メモリブ
ロック間のデータ転送に際して、最初に転送元、転送先
の開始アドレスを各々のカウンタに書込んでおくことに
より、データ転送を開始させると該当するアドレス間で
データの読出し・書込みが行なわれる。データ転送後に
、各カウンタにクロックを送ることにより開始アドレス
からアドレスが１増加され、次のアドレス間でデータの
読出し・書込みが行なわれる。以後、同様であり、結局
、各メモリブロック内において開始アドレス以後のアド
レスがクロックにより生成されることになり、１データ
転送につき２アドレス方式をとる必要がなく、データ転
送を高速化させることができる。ここに、アドレスは連
続するものに限らず、例えばカウンタを駆動するコント
ローラからのクロック数を任意に変えることにより不連
続なアドレスであってもロードさせることもできる。

実施例 本発明の一実施例を図面に基づいて説明する。

まず、本実施例のＤＭ、Ａ回路は第２図に示すようにバ
スｌを介してＣＰＵ２とＤＭＡコントローラ（ＤＭＡＣ
）３と例えば２つの第１．２メモリブロック４，５とを
接続して構成される。

ここに、１つのメモリブロック、例えば第１メモリブロ
ツク４についてみると、第１図に示すようにバス１中の
データ線ｌＤに接続されたメモリ６のアドレス入力と、
前記バスｌ上のアドレス線ＩＡとの間にカウンタ７を介
在させたアドレス回路８が形成されている。前記カウン
タ７はロード機能付きのもので、そのカウント値により
メモリ６のアドレスをロードする。カウンタ７は前記Ｃ
ＰＵ２に接続されて開始アドレスが書込まれるとともに
、グロック端子は前記ＤＭＡＣ５に接続されて計数すべ
きクロックが入力されるものである。

第２メモリブロツク５側でも同様である。

このような構成において、例えば第１メモリブロツク４
から第２メモリブロツク５ヘデータを連続転送させる場
合の動作を第３図を参照して説明する。まず、ＣＰＵ２
は転送するデータ語数をＤＭＡＣ５に書込む。同時に、
第１メモリブロツク４内のカウンタ７には転送元の開始
アドレスを書込み、第２メモリブロツク５内のカウンタ
７には転送先の開始アドレスを書込む。ついで、ＣＰＵ
２がＤＭＡＣ５にＤＭＡ動作のコマンドを送る。

これを受けて、ＤＭＡＣ５は第１メモリブロツク４に対
してリード信号を出力し、第２メモリブロツク５に対し
てライト信号を出力することにより、第１メモリブロツ
ク４の開始アドレスから読出されたデータはバス１上の
データ線ＩＤを通り、第２メモリブロツク５内のメモリ
６中の開始アドレスに書込まれる。次に、ＤＭＡＣ５か
ら各カウンタ７にクロックを出力すると、開始アドレス
より１増加したアドレスに変更され、これらのアドレス
間でデータ読出し・書込みが行なわれる。以後のデータ
転送も同様に行なわれる。よって、ＤＭＡＣ３はクロッ
クを順次出力してアドレスを更新・生成させればよいも
のとなる。

ところで、ＤＭＡＣ５による各カウンタ７へのクロック
送出を、ｌクロックに固定せず、任意の複数クロックと
すれば、不連続なアドレスをロードさせることができる
。例えば、第４図に示すように各々の開始アドレス間で
の１語のデータ転送後に、転送先の第２メモリブロツク
５内のカウンタ７に対しては２つのクロックを送出する
と、転送先アドレスとしては２個先のアドレスが指定さ
れたことになり、このアドレスに対して書込みを行なわ
せることができ、任意のアドレスに対応できる。

発明の効果 本発明は、上述したように各メモリブロック内にカウン
タを内蔵させて各ブロック内のアドレス生成を開始アド
レス以後独立して行なうアドレス回路を構成したので、
メモリブロック間のデータ転送に際して２アドレス方式
とする必要がなく、コントローラによるクロック制御で
済み、高速データ転送を可能とすることができ、特に、
クロック数の制御によって不連続なアドレスであっても
ロード可能な融通性を持つものである。

【図面の簡単な説明】

図面は本発明の一実施例を示すもので、第１図は要部の
ブロック図、第２図は全体構成を示すブロック図、第３
図は連続アドレスによるＤＭＡ動作を示す説明図、第４
図は不連続アドレスによるＤ　Ｍ　Ａ動作を示す説明図
である。 １・・バス、ＩＡ・・・アドレス線、３・・・コントロ
ーラ、４．５・・・メモリブロック、７・・・カウンタ
、８・・・アドレス回路 ３」 図 ３７図 」 、３図 印 一篤 ｌＬＬ　図

Claims (1)

1. 【特許請求の範囲】 １、バス上に接続された複数のメモリブロック間のデー
   タ転送を、プロセッサを介さずにコントローラによるシ
   ーケンス制御で直接行なうダイレクトメモリアクセス回
   路において、前記バスのアドレス線に接続されて開始ア
   ドレスが書込まれるとともに前記コントローラからのク
   ロックを計数するカウンタを各メモリブロック内に内蔵
   し、各々のカウンタのカウント値によりロードされるア
   ドレス回路を各メモリブロックに設けたことを特徴とす
   るダイレクトメモリアクセス回路。 ２、カウンタを駆動するコントローラからのクロックの
   数により不連続なアドレスをロードさせるようにしたこ
   とを特徴とする請求項１記載のダイレクトメモリアクセ
   ス回路。