JPH03229407A - 積層電子部品の製造方法 - Google Patents

積層電子部品の製造方法

Info

Publication number
JPH03229407A
JPH03229407A JP2024864A JP2486490A JPH03229407A JP H03229407 A JPH03229407 A JP H03229407A JP 2024864 A JP2024864 A JP 2024864A JP 2486490 A JP2486490 A JP 2486490A JP H03229407 A JPH03229407 A JP H03229407A
Authority
JP
Japan
Prior art keywords
ceramic green
green sheet
laminated
conductor pattern
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2024864A
Other languages
English (en)
Other versions
JPH0654743B2 (ja
Inventor
Mutsuji Nakazawa
睦士 中澤
Shoichi Sekiguchi
象一 関口
Kenichi Hoshi
健一 星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2024864A priority Critical patent/JPH0654743B2/ja
Publication of JPH03229407A publication Critical patent/JPH03229407A/ja
Publication of JPH0654743B2 publication Critical patent/JPH0654743B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、例えば積層チップインダクタ、積層チップ
コンデンサまたは積層複合LCチップ等の積層電子部品
の製造方法および積層電子部品に関するものである。
[従来の技術] 第8図は従来の積層チップインダクタの素体部分の分解
斜視図である。
この積層チップインダクタの素体部分は、積層された複
数枚のセラミックグリーンシート10と、これらのセラ
ミックグリーンシート10上に各々形成された略コ字状
の導体パターン12と、上下一対の保護シート14.1
4とからなる。
セラミックグリーンシート10は磁性体からなる。そし
て、セラミックグリーンシート10の内で、導体パター
ン12の一方の端部が形成されている部分にはスルーホ
ール16が貫通形成されている。
導体パターン12には、端部が外部電極接続部18にな
っているものと、単純な略コ字状のものとがある。
外部電極接続部18を有する導体パターン12は最外側
(同図では最上部および最下部)に位置している。また
、これらの導体パターン12は、セラミックグリーンシ
ート10を積層させた時に、スパイラル状になるパター
ンとなっている。
保護シート14.14はセラミックグリーンシート10
と同材質のセラミックグリーンシートを複数枚、所定の
厚さに積層したものからなる。
第9図は導体パターンの接続部の詳細を示した部分拡大
斜視図である。
セラミックグリーンシート10の裏面には溜込部20が
、導体パターン12の端部がスルーホール16の縁から
裏側へ廻り込んだ状態で形成され、導体パターン12は
この溜込部20を介して、隣り合う導体パターン12と
電気的に接続されている。
次に、この積層チップインダクタの製造方法について説
明する。
まず、剥離性のプラスチックフィルム上に磁性体からな
るスラリーをドクターブレード法によって塗布し、この
塗布したスラリーを乾燥させて剥離し、磁性体からなる
セラミックグリーンシート10を得る。
次に、セラミックグリーンシートlOの所定位置、すな
わち、後述する導体パターン12の一方の端部が印刷さ
れるべき位置にスルーホール16を貫通形成させる。
次に、セラミックグリーンシート10上へ導電ペースト
からなる略コ字状の導体パターン12を印刷して形成す
る。
導体パターン12の印刷は、その一方の端部がスルーホ
ール16と重なるように正確に位置が合った状態で行な
う。
この導体パターン12の印刷において、スルーホール1
6と重なった導電ペーストはスルーホール16の縁から
セラミックグリーンシート10の裏側に廻り込み、セラ
ミックグリーンシート10の裏面に溜込部20を形成す
る。
次に、上記のようにして導体パターン12を印刷形成し
た複数枚のセラミックグリーンシート10を順次積層す
る。
このセラミックグリーンシートlOの積層においては、
導体パターン12が所定の角度、ここでは270度ずつ
ずれて重なるようにする。これによって、複数の導体パ
ターン12はスパイラル状に連続することになる。
そして、この積層によって導体パターン12は建込部2
0を介して、隣り合う導体パターン12と電気的に接続
される。
次に、積層された複数枚のセラミックグリーンシート1
0を上下一対の保護シート14.14で挟み、全体を圧
着し、格子状にカットして、チップ状の素体を得る。
次に、このチップ状の素体を大気中で焼成し、この焼成
した素体の端面に導電ペーストを塗布し、更に大気中で
焼成して、この導電ペーストを外部電極(図示せず)と
する。
これによって、積層チップインダクタが得られる。
E発明が解決しようとする課題] ところで、上記のような従来の製造方法では、セラミッ
クグリーンシートに導電ペーストからなる導体パターン
を印刷する場合、この導電ペーストとセラミックグリー
ンシートのバインダーとの相性によっては、印刷時にセ
ラミックグリーンシートの破け(シートアタック)を生
じたり、乾燥時にセラミックグリーンシートが破けたり
、またはセラミックグリーンシートから導体パターンが
剥れたりすることがあった。
また、上記のような従来の製造方法では、セラミックグ
リーンシートに導体パターンを印刷する場合、導体パタ
ーンとスルーホールとの位置を合わせをすることが極め
て困難であり、導体パターンの端部がスルーホールから
ずれてしまうことがあった。
また、上記のような従来の製造方法では、セラミックグ
リーンシート上へ印刷した導体パターンが膜厚多不足、
かすれ等の不良になった場合、そのセラミックグリーン
シートはすべて破棄しなければならず、極めて不経済で
あった。
また、上記のような従来の製造方法では、導体パターン
を、セラミックグリーンシートの裏面のスルーホール周
辺に形成された建込部を介して、隣り合う導電パターン
に電気的に接続させるようにしているが、導体パターン
の印刷の具合によっては、この建込部が完全に形成され
ず、途中で断線してしまうことが有り、このため導通の
歩留まりが非常に悪かった。
また、上記のような従来の製造方法において、導体パタ
ーン印刷、シート圧着の工程を交互に行なった場合には
、導体パターン印刷の後に、時間のかかる乾燥工程を入
れなければならないので、生産性が極めて悪かった。
この発明は、セラミツ、フグリーンシートにシートアタ
ックを生じさせないですみ、セラミックグリーンシート
の表面の所定位置に導体パターンを簡単かつ正確に重ね
ることができ、導体パターンの印刷不良によりセラミッ
クグリーンシートを無駄に消費させなくてすみ、しかも
積層・圧着工程において導体パターンを乾燥させなくて
すむようにした積層電子部品の製造方法、および導体パ
ターン同士の接触面積を大きくさせて、導通の歩留まり
が向上した積層電子部品を得ることを目的とするもので
ある。
[課題を解決するための手段] 前記目的を解決するために、この発明における積層電子
部品の製造方法は、転写シートからセラミックグリーン
シートへの乾燥状態の導体パターンの転写と、この転写
された導体パターン上への別のセラミックグリーンシー
トの積層とを交互に繰り返し行なって、セラミックグリ
ーンシートと導体パターンとが交互に積層されたものを
得、このセラミックグリーンシートと導体パターンとが
交互に積層されたものをカットしてチップ状の素体を得
、このチップ状の素体を焼成し、この焼成したチップ状
の素体の端部に外部電極を、この外部電極がこの素体内
の導体パターンに電気的に接続するように形成したもの
である。
ここで、前記セラミックグリーンシートとして磁性体か
らなるグリーンシートを使用し、このセラミックグリー
ンシートの所定位置にスルーホールを形成し、このセラ
ミックグリーンシートを介して隣り合う導体パターン同
士をこのスルーホールを通してスパイラル状に接続させ
て積層チップインダクタを得ることができる。
また、前記転写シートのベースフィルムとして透明なプ
ラスチックフィルムを使用し、場合によって転写シート
とセラミックグリーンシートの両方に位置合わせ用マー
カーを設け、セラミックグリーンシート上にこの転写シ
ートを、この転写シートのベースフィルムを透かして、
下の導体パターン(またはセラミックグリーンシートの
位置合わせ用マーカー)にこの転写シートの導体パター
ン(または転写シートの位置合わせ用マーカー)が重な
るように積層し、下のセラミックグリーンシートに転写
シートの導体パターンを転写して下の導体パターンに上
の転写シートの導体パターンを接続し、これによって積
層チップインダクタを得ることができる。
また、この発明における積層電子部品は、複数枚の磁性
体からなるセラミックグリーンシートと、これらのセラ
ミックグリーンシートに各々転写された複数の導体パタ
ーンとが交互に積層され、前記セラミックグリーンシー
トは所定位置にスルーホールを有し、前記導体パターン
の端部はセラミックグリーンシートを介して隣り合う導
体パターンと前記スルーホールを通して直接的に接続し
、接続している前記複数の導体パターンはスパイラル状
になっているものである。
また、前記セラミックグリーンシートとして誘電体から
なるグリーンシートを使用し、このセラミックグリーン
シートを介して導体パターンを交互に対向させて積層チ
ップコンデンサを得ることもできる。
更に、積層チップインダクタと積層チップコンデンサと
を一体的に形成して積層複合LCチップを得ることもで
きる。
[実施例] 第1実施例 まず、この発明に係る積層チップインダクタの製造方法
の一例について説明する。
第1図はこの発明に係る積層チップインダクタの製造方
法の一例を示す工程図である。以下、この工程図の流れ
に沿って説明する。
まず、フェライトを主成分とする磁性体にポリビニルブ
チラールを主成分とするバインダーを混合してスラリー
を作り、このスラリーを剥離性のプラスチックフィルム
上にドクターブレード法で塗布し、乾燥させ、磁性体か
らなるセラミックグリーンシートを得る。
次に、このセラミックグリーンシートの所定位置(後述
する導体パターン12の一方の端部に対応した位置)に
、セラミックグリーンシートを介して隣り合う導体パタ
ーン同士を接続させるためのスルーホールを形成する。
一方、剥離性のコーティングを施した透明なプラスチッ
クフィルム上に導電ペーストからなる導体パターンを印
刷し、乾燥させて、転写シートを得る。
導体パターンは端部を接続してスパイラル状になるよう
な複数種類のものを形成してる(。
また、導体パターンの中には外部電極接続部を有するも
のも形成してお(。
次に、スルーホールを形成してない複数枚のセラミック
グリーンシート10を、所定の厚さに積層圧着して保護
シー)−14を形成する(第5図(a)参照)。
次に、保護シート14の上に外部電極接続部18を有す
る導体パターン12を形成した転写シートを積層し、こ
の転写シートからセラミックグリーンシート10にこの
導体パターン12を転写する(第5図(b)参照)。
次に、このようにして導体パターン12を転写した上に
、スルーホール16を有するグリーンシート10を、下
の導体パターン12の端部がスルーホール16から覗く
ようにして積層する(第5図(c)参照)。
第2図は、導体パターンが行列状に形成された転写シー
トから、グリーンシートへ導体パターンを転写する一般
的な場合を示した説明図、第3図は転写シートからグリ
ーンシートへ導体パターンを転写する場合の様子を拡大
して示した説明図である。
導体パターン12の転写は、これらの図に示すように、
グリーンシート10上に転写シート22を重ね、転写シ
ート22のベースフィルム24を透して、スルーホール
16に導体パターン12の端部を重ねて導体パターン1
2を転写して、下の導体パターン12に上の導体パター
ン12を接続させ、そしてベースフィルム24を剥すこ
とにより行なう。
第4図は導体パターンの接続部の詳細を示した部分拡大
斜視図である。
同図に示すように、導体パターン12の端部は転写によ
りスルーホール16を通して、下の導体パターン12に
直接的に接続される。
以下、上記と同様にして、セラミックグリーンシート1
0の積層と導体パターン12の転写とを交互に行なう。
第5図は導体パターンの接続手順および外部電極の形成
手順を示す説明図である。
導体パターン12は、同図(b)〜(j)に示すように
、先に転写した導体パターン12に対して270度だけ
回転させた状態で順次接続させて行く。これによって、
スパイラル状の導体が形成される。
セラミックグリーンシート10の積層・圧着と、導体パ
ターン12の転写を所定のターン数だけ行なった後、同
図(k)に示すように、スルーホール16付きのセラミ
ックグリーンシート1゜を積層し、同図(I2)に示す
ように、外部電極接続部18を有する導体パターン12
を転写する。
そして、外部電極接続部18を有する導体パターン12
の上に、スルーホール16を形成してないセラミックグ
リーンシートを数層分だけ積層・圧着して保護シート1
4とし、全体を温度120℃、圧力500 k g /
 c m ”で本圧着する。
次に、これらを格子状にカットし、同図(m)に示すよ
うなチップ状の素体25を得、この素体25を大気中で
900℃に加熱して焼成する。
次に、外部電極接続部18の露出している素体25の両
端面に外部電極用の導電ペーストを塗布し、この導電ペ
ーストを大気中で600℃に加鵡して焼き付け、これを
外部電極26.26とし、積層チップインダクタを得る
なお、上記実施例では、導体パターンとして略コ字状の
ものを使用したが、この形状に限定されるものではなく
、略円状5略楕円状、略し字状等の形状のものを使用し
てもよい。
第2実施例 次に、この発明に係る積層複合LCチップの製造方法の
一例について説明する。
第6図は積層複合LCチップの分解斜視図、第7図は積
層複合LCチップの斜視図である。
まず、第1実施例のようにして積層チップインダクタの
素体25を製造する。
次に、この素体25の上に、誘電体からなるセラミック
グリーンシート28の積層と、このセラミックグリーン
シート28への内部電極パターン30の転写とを交互に
行ない、最後に保護層32となる誘電体シートを数層だ
け積層し、圧着する。
次に、全体を格子状にカットし、素体25に積層セラミ
ックコンデンサとしての素体33が積層された複合素体
を得、この複合素体を大気中で900”Cに加熱して焼
成する。
次に、外部電極接続部18および内部電極パターン30
の露出している上記複合素体の両端面に外部電極用の導
電ペーストを塗布し、この導電ペーストを大気中で60
0℃に加熱して焼き付け、これを外部電極34.34と
し、第7図に示すような積層複合LCチップを得る。
なお、上記2つの実施例では、積層チップインダクタお
よび積層複合LCチップについて説明したが、この発明
はこれらの例に限定されるものではなく、積層部品一般
、例えば圧電部品や多層基板等にも使用できるものであ
る。
[発明の効果コ 本発明は、セラミックグリーンシート上に乾燥状態の導
体パターンを転写させるので、導体パターンはセラミッ
クグリーンシートのバインダーに作用せず、従ってセラ
ミックグリーンシートにシートアタックを生じさせない
ですむという効果がある。
また、本発明は、導体パターンを形成した転写シートを
あらかじめ形成するので、導体パターンの印刷不良をあ
らかじめチエツクすることができ、従ってグリーンシー
トを無駄に消費させなくてすむという効果がある。
また、本発明は、透明なベースフィルム上に導体パター
ンを形成した転写シートを用いた場合、このベースフィ
ルムを透して、下のセラミックグリーンシートを見るこ
とができ、従って下の導体パターンに上の導体パターン
を簡単かつ正確に接続させることができるという効果が
ある。
また、本発明は、セラミックグリーンシートを介して隣
り合う導体パターンをスルーホールを通して直接接続さ
せるので、導体パターン同士の接触面積が大きくなり、
導通の歩留まりが向上するという効果がある。
更に、本発明は、セラミックグリーンシート上に乾燥状
態にある導体パターンを転写によって形成させるので、
積層・圧着工程において導体パターンを乾燥させる必要
がなくなり、従って生産性を向上させることができると
いう効果がある。
【図面の簡単な説明】
第1図はこの発明に係る積層チップインダクタの製造方
法の一例を示す工程図、第2図は、導体パターンが行列
状に形成された転写シートから、グリーンシートへ導体
パターンを転写する一般的な場合を示した説明図、第3
図は転写シートからグリーンシートへ導体パターンを転
写する場合の様子を拡大して示した説明図、第4図は導
体パターンの接続部の詳細を示した部分拡大斜視図、第
5図は導体パターンの接続手順および外部電極の形成手
順を示す説明図、第6図は積層複合LCチップの分解斜
視図、第7図は積層複合LCチップの斜視図、第8図は
従来の積層チップインダクタの素体部分の分解斜視図、
第9図は導体パターンの接続部の詳細を示した部分拡大
斜視図である。 10・・・セラミックグリーンシート 12・・・導体パターン 14.14・・・保護シート
16・・・スルーホール 18−・・外部電極接続部2
0・・・廻込部    22・・・転写シート24・・
・ベースフィルム 25・・・素体     26,26・・・外部電極2
8・・・誘電体グリーンシート 30・・・内部電極パターン 32.32・・・保護シート

Claims (6)

    【特許請求の範囲】
  1. 1.転写シートからセラミックグリーンシートへの乾燥
    状態の導体パターンの転写と、この転写された導体パタ
    ーン上への別のセラミック グリーンシートの積層とを交互に繰り返し行なって、セ
    ラミックグリーンシートと導体パターンとが交互に積層
    されたものを得、このセラミックグリーンシートと導体
    パターンとが交互に積層されたものをカットしてチップ
    状の素体を得、このチップ状の素体を焼成し、この焼成
    したチップ状の素体の端部に外部電極を、この外部電極
    がこの素体内の導体パターンに電気的に接続するように
    形成したことを特徴とする積層電子部品の製造方法。
  2. 2.前記セラミックグリーンシートとして磁性体からな
    るグリーンシートを使用し、このセラミックグリーンシ
    ートの所定位置にスルーホールを形成し、このセラミッ
    クグリーンシートを介して隣り合う導体パターン同士を
    このスルーホールを通してスパイラル状に接続させて積
    層チップインダクタを得ることを特徴とする請求項1記
    載の積層電子部品の製造方法。
  3. 3.前記転写シートのベースフィルムとして透明なプラ
    スチックフィルムを使用し、下の導体パターンに転写シ
    ートの導体パターが接続されるようにこのベースフィル
    ムを透かして転写シートの位置合わせをし、この転写シ
    ートの導体パターンを下のセラミックグリーンシートに
    転写して積層チップインダクタを得ることを特徴とする
    請求項2記載の積層電子部品の製造方法。
  4. 4.複数枚の磁性体からなるセラミックグリーンシート
    と、これらのセラミックグリーンシートに各々転写され
    た複数の導体パターンとが交互に積層され、前記セラミ
    ックグリーンシートは所定位置にスルーホールを有し、
    前記導体パターンの端部はセラミックグリーンシートを
    介して隣り合う導体パターンと前記スルーホールを通し
    て直接的に接続し、接続している前記複数の導体パター
    ンはスパイラル状になっていることを特徴とする積層電
    子部品。
  5. 5.前記セラミックグリーンシートとして誘電体からな
    るグリーンシートを使用し、このセラミックグリーンシ
    ートを介して導体パターンを交互に対向させて積層チッ
    プコンデンサを得ることを特徴とする請求項1記載の積
    層電子部品の製造方法。
  6. 6.積層チップインダクタと積層チップコンデンサとを
    一体的に形成して積層複合LCチップを得ることを特徴
    とする請求項1記載の積層電子部品の製造方法。
JP2024864A 1990-02-03 1990-02-03 積層電子部品の製造方法 Expired - Lifetime JPH0654743B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024864A JPH0654743B2 (ja) 1990-02-03 1990-02-03 積層電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2024864A JPH0654743B2 (ja) 1990-02-03 1990-02-03 積層電子部品の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP35285293A Division JP3201900B2 (ja) 1993-12-28 1993-12-28 積層電子部品の製造方法

Publications (2)

Publication Number Publication Date
JPH03229407A true JPH03229407A (ja) 1991-10-11
JPH0654743B2 JPH0654743B2 (ja) 1994-07-20

Family

ID=12150084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2024864A Expired - Lifetime JPH0654743B2 (ja) 1990-02-03 1990-02-03 積層電子部品の製造方法

Country Status (1)

Country Link
JP (1) JPH0654743B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6931698B2 (en) * 2001-03-02 2005-08-23 Ngk Insulator, Ltd. Method for fabricating piezoelectric/electrostrictive device
JP2021192404A (ja) * 2020-06-05 2021-12-16 Tdk株式会社 積層インダクタ部品

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55117828U (ja) * 1979-02-09 1980-08-20
JPS5889819A (ja) * 1981-11-20 1983-05-28 Matsushita Electric Ind Co Ltd チツプ・インダクタの製造方法
JPS59165409A (ja) * 1983-03-09 1984-09-18 Nec Home Electronics Ltd チツプコイルの製造方法
JPS6331104A (ja) * 1986-07-24 1988-02-09 株式会社村田製作所 積層セラミツクコンデンサの製造方法
JPS6344286A (ja) * 1986-08-08 1988-02-25 Fujitsu Ltd 図形出力装置
JPS6351616A (ja) * 1986-08-20 1988-03-04 株式会社村田製作所 積層コンデンサの製造方法
JPS63137497A (ja) * 1986-11-28 1988-06-09 松下電工株式会社 セラミツク配線回路板の製法
JPS63188923A (ja) * 1987-01-30 1988-08-04 松下電器産業株式会社 積層磁器コンデンサの電極形成法
JPS6465830A (en) * 1987-09-07 1989-03-13 Matsushita Electric Industrial Co Ltd Replication sheet
JPS6465829A (en) * 1987-09-07 1989-03-13 Matsushita Electric Industrial Co Ltd Reprication of electrode
JPH01192107A (ja) * 1988-01-27 1989-08-02 Murata Mfg Co Ltd Lc複合部品

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55117828U (ja) * 1979-02-09 1980-08-20
JPS5889819A (ja) * 1981-11-20 1983-05-28 Matsushita Electric Ind Co Ltd チツプ・インダクタの製造方法
JPS59165409A (ja) * 1983-03-09 1984-09-18 Nec Home Electronics Ltd チツプコイルの製造方法
JPS6331104A (ja) * 1986-07-24 1988-02-09 株式会社村田製作所 積層セラミツクコンデンサの製造方法
JPS6344286A (ja) * 1986-08-08 1988-02-25 Fujitsu Ltd 図形出力装置
JPS6351616A (ja) * 1986-08-20 1988-03-04 株式会社村田製作所 積層コンデンサの製造方法
JPS63137497A (ja) * 1986-11-28 1988-06-09 松下電工株式会社 セラミツク配線回路板の製法
JPS63188923A (ja) * 1987-01-30 1988-08-04 松下電器産業株式会社 積層磁器コンデンサの電極形成法
JPS6465830A (en) * 1987-09-07 1989-03-13 Matsushita Electric Industrial Co Ltd Replication sheet
JPS6465829A (en) * 1987-09-07 1989-03-13 Matsushita Electric Industrial Co Ltd Reprication of electrode
JPH01192107A (ja) * 1988-01-27 1989-08-02 Murata Mfg Co Ltd Lc複合部品

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6931698B2 (en) * 2001-03-02 2005-08-23 Ngk Insulator, Ltd. Method for fabricating piezoelectric/electrostrictive device
JP2021192404A (ja) * 2020-06-05 2021-12-16 Tdk株式会社 積層インダクタ部品
US12125627B2 (en) 2020-06-05 2024-10-22 Tdk Corporation Multilayer inductor component

Also Published As

Publication number Publication date
JPH0654743B2 (ja) 1994-07-20

Similar Documents

Publication Publication Date Title
US6630881B1 (en) Method for producing multi-layered chip inductor
JPH09129476A (ja) セラミック電子部品
JPH03229407A (ja) 積層電子部品の製造方法
US6627021B2 (en) Method of manufacturing laminated ceramic electronic component and method of manufacturing laminated inductor
JPH10208979A (ja) 積層電子部品及びその製造方法
JPS6159522B2 (ja)
JPH08213274A (ja) 積層セラミック電子部品の製造方法
JPH0745461A (ja) 積層電子部品の製造方法
JPS6339958Y2 (ja)
JP2002299149A (ja) 積層セラミックコンデンサ
JPS61237413A (ja) 積層セラミツクコンデンサの製造方法
JPH04215414A (ja) 積層セラミック電子部品の製造方法
JP3523548B2 (ja) 積層型電子部品およびその製法
JPH04165606A (ja) チップ・ビーズインダクタとその製造方法
JPH08227821A (ja) 電子厚肉フィルム素子の成端及び電子厚肉フィルム素子の製造方法
JPH0677073A (ja) 積層電子部品の製造方法
JPH0534122Y2 (ja)
JPH0555067A (ja) 積層セラミツクインダクタの製造方法
JP2639235B2 (ja) チップインダクタンス
JP2002151331A (ja) 積層チップ部品及びその製造方法
JPH04280615A (ja) 積層体の製造方法
JPH04278507A (ja) 電子部品及びその製造方法
JP2001351822A (ja) 積層型電子部品の製造方法
JPH05135949A (ja) 積層チツプインダクタおよびその製造方法
JPH06215947A (ja) 積層インダクタ