JPH03282917A - インタフェース回路 - Google Patents
インタフェース回路Info
- Publication number
- JPH03282917A JPH03282917A JP8424290A JP8424290A JPH03282917A JP H03282917 A JPH03282917 A JP H03282917A JP 8424290 A JP8424290 A JP 8424290A JP 8424290 A JP8424290 A JP 8424290A JP H03282917 A JPH03282917 A JP H03282917A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- inverted
- level
- register
- peripheral device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 20
- 239000000872 buffer Substances 0.000 claims abstract description 18
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野〕
本発明は情報処理装置の上位装置と周辺装置とのインタ
フェース回路に関する。
フェース回路に関する。
〔従来の技術１
従来、周辺装置とのインタフェース回路における信号は
、有効と無効（ｌと０）の組合せにより論理的な形式で
標準化されているが、信号のレベルのハイとローのいず
れを有効とし、いずれを無効とするかは個々の周辺装置
ごとに異っており、インタフェース回路は各周辺装置の
仕様に対応して設計されていた。
、有効と無効（ｌと０）の組合せにより論理的な形式で
標準化されているが、信号のレベルのハイとローのいず
れを有効とし、いずれを無効とするかは個々の周辺装置
ごとに異っており、インタフェース回路は各周辺装置の
仕様に対応して設計されていた。
［発明が解決しようとする課題］
上述した従来のインタフェース回路は、周辺装置の信号
の有効レベルに対応して設計されているので、周辺装置
の仕様が変更になると、単に有効、無効のレベルが反転
されるのみの場合でも、インタフェース回路を全部変更
しなければならないという欠点がある。
の有効レベルに対応して設計されているので、周辺装置
の仕様が変更になると、単に有効、無効のレベルが反転
されるのみの場合でも、インタフェース回路を全部変更
しなければならないという欠点がある。
本発明の目的は、信号の有効レベルをハイ、ローのいず
れにも設定できるインタフェース回路を提供することに
ある。
れにも設定できるインタフェース回路を提供することに
ある。
［課題を解決するための手段］
本発明のインタフェース回路は、
信号制御レジスタによって変換された信号の論理レベル
を反転するインバータ回路と、前記信号制御レジスタに
よって変換された信号が格納されるバッファと、 前記インバータ回路によって反転された信号が格納され
るバッファと、 前記２つのバッファに格納された信号のうち、いずれか
一方の信号を前記周辺装置に出力する制御信号として指
定するレベル指定レジスタとからなる制御信号レベル指
定回路を有する。
を反転するインバータ回路と、前記信号制御レジスタに
よって変換された信号が格納されるバッファと、 前記インバータ回路によって反転された信号が格納され
るバッファと、 前記２つのバッファに格納された信号のうち、いずれか
一方の信号を前記周辺装置に出力する制御信号として指
定するレベル指定レジスタとからなる制御信号レベル指
定回路を有する。
［作用］
本発明のインタフェース回路は、信号制御レジスタによ
って変換された信号と、該信号をインバータ回路によっ
て反転した信号との２つの信号をバッファに格納し、い
ずれか一方の信号をレベル指定レジスタにより指定でき
るので、周辺装置の信号の論理レベルが反転されたとき
はレベル指定レジスタの指定を変更するのみで該周辺装
置の接続が可能となる。
って変換された信号と、該信号をインバータ回路によっ
て反転した信号との２つの信号をバッファに格納し、い
ずれか一方の信号をレベル指定レジスタにより指定でき
るので、周辺装置の信号の論理レベルが反転されたとき
はレベル指定レジスタの指定を変更するのみで該周辺装
置の接続が可能となる。
［実施例］
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のインタフェース回路の一実施例のブロ
ック図である。
ック図である。
本実施例のインタフェース回路は、２つのバッファ８，
９と、２つのインバータ回路６，７と、レベル指定レジ
スタ５とからなる制御信号レベル指定回路４を有し、マ
イクロプロセッサｌが、上位装置からの人力信号をアド
レスデコーダ２と信号制御レジスタ３によって変換して
中間信号ｅとしてバッファ８に格納するとともに、イン
バータ６によって該中間信号ｅの論理レベルを反転して
反転中間信号ｇとしてバッファ９に格納する。マイクロ
プロセッサ１は一方で、レベル指定レジスタ５がバッフ
ァ８またはバッファ９のいずれか一方に出力イネーブル
信号（レベル指定信号りまたは反転レベル指定信号ｌ）
を送るように、周辺装置ｌＯの制御信号Ｊの論理レベル
仕様に対応して、表１のように設定する。
９と、２つのインバータ回路６，７と、レベル指定レジ
スタ５とからなる制御信号レベル指定回路４を有し、マ
イクロプロセッサｌが、上位装置からの人力信号をアド
レスデコーダ２と信号制御レジスタ３によって変換して
中間信号ｅとしてバッファ８に格納するとともに、イン
バータ６によって該中間信号ｅの論理レベルを反転して
反転中間信号ｇとしてバッファ９に格納する。マイクロ
プロセッサ１は一方で、レベル指定レジスタ５がバッフ
ァ８またはバッファ９のいずれか一方に出力イネーブル
信号（レベル指定信号りまたは反転レベル指定信号ｌ）
を送るように、周辺装置ｌＯの制御信号Ｊの論理レベル
仕様に対応して、表１のように設定する。
表１
すなわち、周辺装置１０の接続に先立って、マイクロプ
ロセッサｌからアドレスバスａ、コントロール信号線ｂ
、データバスＣを通じてレベル指定レジスタ５に“０”
を書込んでおくと、バッファ８にレベル指定信号ｈ （
＝ｏ）が出力イネーブル信号として送られるので、バッ
ファ８に格納される中間信号ｅが出力制御信号ｊとして
出力され、レベル指定レジスタ５に“１”を書込むと、
バッファ９にインバータ７で反転された反転レベル指定
信号ｉ （０＝１）が送られるので、反転中間信号ｇ
が出力される。
ロセッサｌからアドレスバスａ、コントロール信号線ｂ
、データバスＣを通じてレベル指定レジスタ５に“０”
を書込んでおくと、バッファ８にレベル指定信号ｈ （
＝ｏ）が出力イネーブル信号として送られるので、バッ
ファ８に格納される中間信号ｅが出力制御信号ｊとして
出力され、レベル指定レジスタ５に“１”を書込むと、
バッファ９にインバータ７で反転された反転レベル指定
信号ｉ （０＝１）が送られるので、反転中間信号ｇ
が出力される。
［発明の効果］
以上説明したように本発明は、インタフェース回路に制
御信号の出力レベルを反転するインバータ回路と、周辺
装置に出力する制御信号のレベルを非反転／反転のいず
れか一方に指定する制御信号レベル指定レジスタとから
なる制御信号レベル指定回路を設けることにより、周辺
装置の仕様変更や機種変更に伴い、インタフェース信号
の有効レベルが反転された場合は、非反転／反転の指定
を変更するのみで同一インタフェース回路により該周辺
装置の接続が可能となり、設計、製作上の経済化が図ら
れる効果がある。
御信号の出力レベルを反転するインバータ回路と、周辺
装置に出力する制御信号のレベルを非反転／反転のいず
れか一方に指定する制御信号レベル指定レジスタとから
なる制御信号レベル指定回路を設けることにより、周辺
装置の仕様変更や機種変更に伴い、インタフェース信号
の有効レベルが反転された場合は、非反転／反転の指定
を変更するのみで同一インタフェース回路により該周辺
装置の接続が可能となり、設計、製作上の経済化が図ら
れる効果がある。
第１図は本発明のインタフェース回路の一実施例のブロ
ック図である。 １・・−マイクロプロセッサ、 ２・・・アドレスデコーダ、 ３・・−信号制御レジスタ、 ４・・・制御信号レベル指定回路、 ５・・・レベル指定レジスタ、 ６．７・・・インバータ回路、 ８，９・・−バッファ、 ＩＯ・・・周辺装置、 ａ・・・アドレス、 ｂ・・・コントロール信号、 Ｃ・・−データ、 ｄ、ｆ・・・書込み信号、 ｅ・・・中間信号、 ｇ・・・反転中間信号、 ｈ−・・レベル指定信号、 ｌ・・・反転レベル指定信号、 Ｊ・・・周辺装置制御信号。
ック図である。 １・・−マイクロプロセッサ、 ２・・・アドレスデコーダ、 ３・・−信号制御レジスタ、 ４・・・制御信号レベル指定回路、 ５・・・レベル指定レジスタ、 ６．７・・・インバータ回路、 ８，９・・−バッファ、 ＩＯ・・・周辺装置、 ａ・・・アドレス、 ｂ・・・コントロール信号、 Ｃ・・−データ、 ｄ、ｆ・・・書込み信号、 ｅ・・・中間信号、 ｇ・・・反転中間信号、 ｈ−・・レベル指定信号、 ｌ・・・反転レベル指定信号、 Ｊ・・・周辺装置制御信号。
Claims (1)
- 【特許請求の範囲】 １、マイクロプロセッサが、上位装置から入力する信号
を信号制御レジスタによって変換して周辺装置に制御信
号を出力するインタフェース回路において、 前記信号制御レジスタによって変換された信号の論理レ
ベルを反転するインバータ回路と、前記信号制御レジス
タによって変換された信号が格納されるバッファと、 前記インバータ回路によって反転された信号が格納され
るバッファと、 前記２つのバッファに格納された信号のうち、いずれか
一方の信号を前記周辺装置に出力する制御信号として指
定するレベル指定レジスタとからなる制御信号レベル指
定回路を有することを特徴とするインタフェース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8424290A JPH03282917A (ja) | 1990-03-30 | 1990-03-30 | インタフェース回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8424290A JPH03282917A (ja) | 1990-03-30 | 1990-03-30 | インタフェース回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03282917A true JPH03282917A (ja) | 1991-12-13 |
Family
ID=13824998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8424290A Pending JPH03282917A (ja) | 1990-03-30 | 1990-03-30 | インタフェース回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03282917A (ja) |
-
1990
- 1990-03-30 JP JP8424290A patent/JPH03282917A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61156358A (ja) | バスコンバータ | |
| JPH05181982A (ja) | 大規模集積回路装置 | |
| JPH03282917A (ja) | インタフェース回路 | |
| JP2003263400A (ja) | データ処理装置、データ処理システムおよびアクセス領域制御方法 | |
| JPS61138330A (ja) | バツフア回路 | |
| TW432280B (en) | Processor system, and method for testing a processor system | |
| JP2975638B2 (ja) | 半導体集積回路 | |
| JPS62173557A (ja) | マイクロプロセツサ | |
| JPS6269348A (ja) | デ−タ転送装置 | |
| JPH0496419A (ja) | 半導体集積回路の入力バッファ回路 | |
| KR100382466B1 (ko) | 피포를 이용한 비동기 시스템의 인터페이스 | |
| JPH04107666A (ja) | Ｄｍａ転送方式 | |
| JPH03266159A (ja) | 入出力制御装置 | |
| JPH04178816A (ja) | 半導体集積回路 | |
| JPH03228163A (ja) | データ転送装置 | |
| JPH01282940A (ja) | メモリクリア方式 | |
| KR19990040389A (ko) | 버스 장치 | |
| JPS6315353A (ja) | デ−タ転送回路 | |
| JPH023853A (ja) | Ｃｐｕのインタフェース方法 | |
| JPS63231660A (ja) | 入出力制御装置のアドレスデコ−ド方式 | |
| JPH02127750A (ja) | １６ビットｄｍａデータ転送回路 | |
| JPH03152649A (ja) | プロセッサのバスインタフェース回路 | |
| JPH04112251A (ja) | マイクロコンピュータ | |
| JPH036650A (ja) | 双方向データバス回路 | |
| JPS63196968A (ja) | 入出力制御装置 |