JPH0340074A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0340074A JPH0340074A JP1176321A JP17632189A JPH0340074A JP H0340074 A JPH0340074 A JP H0340074A JP 1176321 A JP1176321 A JP 1176321A JP 17632189 A JP17632189 A JP 17632189A JP H0340074 A JPH0340074 A JP H0340074A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer core
- microcomputer
- internal bus
- input
- core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、半導体集積回路装置に関し、特にマイクロ
コンピュータを用いたＡＳＩＣ（特定用途向は集積回路
）に関する。
コンピュータを用いたＡＳＩＣ（特定用途向は集積回路
）に関する。
［従来の技術］
近年、電子機器の高機能化、小型化および低価格化に伴
い、マイクロコンピュータを含むＬＳＩを応用製品ごと
に開発するという要求が強くなっている。
い、マイクロコンピュータを含むＬＳＩを応用製品ごと
に開発するという要求が強くなっている。
上記のような要求を満たすために、従来の汎用１、チッ
プマイクロコンピユータをコア（核）として半導体チッ
プ内に形成し、さらにそのチップ上にユーザのシステム
に特有なランダムロジック回路を組込んでマイクロコン
ピュータと複合化することが行なわれている。
プマイクロコンピユータをコア（核）として半導体チッ
プ内に形成し、さらにそのチップ上にユーザのシステム
に特有なランダムロジック回路を組込んでマイクロコン
ピュータと複合化することが行なわれている。
第２図は、上記のようなマイクロコンピュータコア（以
下、マイコンコアと称する）とランダムロジック回路が
１つの半導体チップ上に複合化されて形成されたような
従来の半導体集積回路装置の一例を示すブロック図であ
る。図において、半導体チップ１上には、マイコンコア
２とランダムロジック回路３とが形成されている。マイ
コンコア２は、たとえばＣＰＵ （中央演算処理装置）
。
下、マイコンコアと称する）とランダムロジック回路が
１つの半導体チップ上に複合化されて形成されたような
従来の半導体集積回路装置の一例を示すブロック図であ
る。図において、半導体チップ１上には、マイコンコア
２とランダムロジック回路３とが形成されている。マイ
コンコア２は、たとえばＣＰＵ （中央演算処理装置）
。
ＲＯＭ （リードオンリメモリ）、ＲＡＭ （ランダム
アクセスメモリ）、Ｉ／Ｆ回路（インタフェース回路）
、Ｉ１０ポート（人出力ポート）および内部バス等を含
む。さらに、マイコンコア２は、半導体チップ外部の機
器（図示せず）とのデータの入出力を行なうための入出
力手段として、Ａ／Ｄ変換器４およびＤ／Ａ変換器５等
を含む。これらＡ／Ｄ変換器４およびＤ／Ａ変換器５は
、マイコンコア２における内部バスに接続されている。
アクセスメモリ）、Ｉ／Ｆ回路（インタフェース回路）
、Ｉ１０ポート（人出力ポート）および内部バス等を含
む。さらに、マイコンコア２は、半導体チップ外部の機
器（図示せず）とのデータの入出力を行なうための入出
力手段として、Ａ／Ｄ変換器４およびＤ／Ａ変換器５等
を含む。これらＡ／Ｄ変換器４およびＤ／Ａ変換器５は
、マイコンコア２における内部バスに接続されている。
また、Ａ／Ｄ変換器４およびＤ／Ａ変換器５は、それぞ
れ、人力信号線８および出力信号線９を介して、半導体
チップ１の周辺部に設けられた入力ピン６および出力ピ
ン７と接続される。一方、ランダムロジック回路３は、
ユーザの希望に応じて種々の論理回路を含む。このラン
ダムロジック回路３は、マイコンコア２によって制御さ
れる。
れ、人力信号線８および出力信号線９を介して、半導体
チップ１の周辺部に設けられた入力ピン６および出力ピ
ン７と接続される。一方、ランダムロジック回路３は、
ユーザの希望に応じて種々の論理回路を含む。このラン
ダムロジック回路３は、マイコンコア２によって制御さ
れる。
［発明が解決しようとする課題］
以上のごとく、従来の半導体集積回路装置は、マイコン
コア２における入出力手段の一例のＡ／Ｄ変換器４およ
びＤ／Ａ変換器５が、入力信号線８および出力信号線９
を介してそれぞれ、入力ピン６および出力ピン７と接続
されている。そのため、これら入力信号線８および出力
信号線９が他の信号線１０と交差する場合がある。とこ
ろで、人力信号線８および出力信号線９上を転送される
信号は、アナログ信号である。一方、他の信号線１０上
を転送される信号線は、一般的に、ディジタル信号であ
る。そのため、人力信号線８および出力信号線９上を伝
達されるアナログ信号が、他の信号線１０上を伝達され
るディジタル信号によってノイズを受け、誤った信号が
人出力されるおそれがあった。
コア２における入出力手段の一例のＡ／Ｄ変換器４およ
びＤ／Ａ変換器５が、入力信号線８および出力信号線９
を介してそれぞれ、入力ピン６および出力ピン７と接続
されている。そのため、これら入力信号線８および出力
信号線９が他の信号線１０と交差する場合がある。とこ
ろで、人力信号線８および出力信号線９上を転送される
信号は、アナログ信号である。一方、他の信号線１０上
を転送される信号線は、一般的に、ディジタル信号であ
る。そのため、人力信号線８および出力信号線９上を伝
達されるアナログ信号が、他の信号線１０上を伝達され
るディジタル信号によってノイズを受け、誤った信号が
人出力されるおそれがあった。
この発明は、上記のような問題点を角ｌｌ消するために
なされたもので、マイコンコアの人出力部における人出
力信号に信号線の交差によるノイズが生じないような半
導体集積回路装置を提供することを目的とする。
なされたもので、マイコンコアの人出力部における人出
力信号に信号線の交差によるノイズが生じないような半
導体集積回路装置を提供することを目的とする。
［課題を解決するための手段］
この発明に係る半導体集積回路装置は、１、チップ上に
形成される半導体集積回路装置であって、中央演算処理
装置および記憶装置を含むマイクロコンピュータコアと
、マイクロコンピュータコアにより制御される論理回路
部とを備えている。そして、マイクロコンピュータコア
における内部バスは、チップの周辺部まで延長されてお
り、その周辺部においてマイクロコンピュータコアの入
出力装置の一部または全部がマイクロコンピュータコア
の内部バスに接続されている。
形成される半導体集積回路装置であって、中央演算処理
装置および記憶装置を含むマイクロコンピュータコアと
、マイクロコンピュータコアにより制御される論理回路
部とを備えている。そして、マイクロコンピュータコア
における内部バスは、チップの周辺部まで延長されてお
り、その周辺部においてマイクロコンピュータコアの入
出力装置の一部または全部がマイクロコンピュータコア
の内部バスに接続されている。
［作用］
この発明においては、マイクロコンピュータコアの内部
バスを半導体チップの周辺部まで延長し、その周辺部に
おいてマイクロコンピュータコアの入出力装置の一部ま
たは全部を内部バスに接続することにより、アナログ信
号の状態で他の信号線（ディジタル信号を伝達する信号
線）と交差することが避けられる。その結果、たとえ信
号線の交差が生じても、伝達される信号にノイズが生じ
ることが防げる。
バスを半導体チップの周辺部まで延長し、その周辺部に
おいてマイクロコンピュータコアの入出力装置の一部ま
たは全部を内部バスに接続することにより、アナログ信
号の状態で他の信号線（ディジタル信号を伝達する信号
線）と交差することが避けられる。その結果、たとえ信
号線の交差が生じても、伝達される信号にノイズが生じ
ることが防げる。
［実施例］
第１図は、この発明の一実施例を示す概略ブロック図で
ある。図において、マイコンコア２における内部バス１
１は、半導体チップ１の周辺部まで延長される。そして
、半導体チップ１の周辺部において、マイコンコア２の
入出力部であるＡ／Ｄ変換器４およびＤ／Ａ変換器５が
配置され、当該内部バス１１に接続される。したがって
、Ａ／Ｄ変換器４およびＤ／Ａ変換器５は、マイコンコ
ア２の外部に配置されるが、マイコンコア２に含まれる
ＣＰＵは、これら入出力部であるＡ／Ｄ変換器４および
Ｄ／Ａ変換器５をマイクロコンピュータの内部回路とし
て取扱う。その他の構成は、第２図に示す従来の半導体
集積回路装置と同様である。
ある。図において、マイコンコア２における内部バス１
１は、半導体チップ１の周辺部まで延長される。そして
、半導体チップ１の周辺部において、マイコンコア２の
入出力部であるＡ／Ｄ変換器４およびＤ／Ａ変換器５が
配置され、当該内部バス１１に接続される。したがって
、Ａ／Ｄ変換器４およびＤ／Ａ変換器５は、マイコンコ
ア２の外部に配置されるが、マイコンコア２に含まれる
ＣＰＵは、これら入出力部であるＡ／Ｄ変換器４および
Ｄ／Ａ変換器５をマイクロコンピュータの内部回路とし
て取扱う。その他の構成は、第２図に示す従来の半導体
集積回路装置と同様である。
ここで、第１図に示す実施例においては、マイコンコア
２の延長された内部バス１１上を伝達される信号は、す
べてディジタル信号である。そのため、この内部バス１
１とその他の信号線とが交差しても、第２図に示す従来
装置におけるアナログ信号のようなノイズは受けない。
２の延長された内部バス１１上を伝達される信号は、す
べてディジタル信号である。そのため、この内部バス１
１とその他の信号線とが交差しても、第２図に示す従来
装置におけるアナログ信号のようなノイズは受けない。
したがって、そのような信号線の交差に基づくノイズに
よる入出力信号の誤りを防止することができる。
よる入出力信号の誤りを防止することができる。
なお、上記の実施例では、マイコンコア２の入出力部の
一例としてＡ／Ｄ変換器４およびＤ／Ａ変換器５を示し
たが、入出力部に含まれるその他の回路がチップ周辺部
に形成されてもよい。
一例としてＡ／Ｄ変換器４およびＤ／Ａ変換器５を示し
たが、入出力部に含まれるその他の回路がチップ周辺部
に形成されてもよい。
また、ランダムロジック回路３としては、どのような論
理回路が形成されてもよい。
理回路が形成されてもよい。
さらに、以上の説明では、ＡＳＩＣについて示したが、
この発明はＡＳＩＣに限られるものではなく、マイクロ
コンピュータとその他の論理回路とが複合化された状態
で汎用品となっているものについても勿論適用すること
ができる。
この発明はＡＳＩＣに限られるものではなく、マイクロ
コンピュータとその他の論理回路とが複合化された状態
で汎用品となっているものについても勿論適用すること
ができる。
［発明の効果コ
以上のように、この発明によれば、マイクロコンピュー
タコアの内部バスを半導体チップの周辺部まで延長し、
その周辺部においてマイクロコンピュータコアの入出力
装置の一部または全部をその延長された内部バスに接続
するようにしたので、マイクロコンピュータコアの入出
力信号がアナログ信号の状態で他の信号線を伝達するデ
ィジタル信号と交差することがなくなり、それによって
生じるノイズによる信号誤りを防止することができる。
タコアの内部バスを半導体チップの周辺部まで延長し、
その周辺部においてマイクロコンピュータコアの入出力
装置の一部または全部をその延長された内部バスに接続
するようにしたので、マイクロコンピュータコアの入出
力信号がアナログ信号の状態で他の信号線を伝達するデ
ィジタル信号と交差することがなくなり、それによって
生じるノイズによる信号誤りを防止することができる。
第１図は、この発明の一実施例を示す概略ブロック図で
ある。 第２図は、従来の半導体集積回路装置の構成を示す概略
ブロック図である。 図において、１は半導体チップ、２はマイコンコア、３
はランダムロジック回路、４はＡ／Ｄ変換器、５はＤ／
Ａ変換器、１１は内部バスを示す。
ある。 第２図は、従来の半導体集積回路装置の構成を示す概略
ブロック図である。 図において、１は半導体チップ、２はマイコンコア、３
はランダムロジック回路、４はＡ／Ｄ変換器、５はＤ／
Ａ変換器、１１は内部バスを示す。
Claims (1)
- 【特許請求の範囲】 １、チップ上に形成される半導体集積回路装置であって
、 中央演算処理装置および記憶装置を含むマイクロコンピ
ュータコア、および 前記マイクロコンピュータコアにより制御される論理回
路部を備え、 前記マイクロコンピュータコアにおける内部バスは、前
記チップの周辺部まで延長されており、当該周辺部にお
いて前記マイクロコンピュータコアの入出力装置の一部
または全部が当該内部バスに接続されている、半導体集
積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1176321A JPH0340074A (ja) | 1989-07-06 | 1989-07-06 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1176321A JPH0340074A (ja) | 1989-07-06 | 1989-07-06 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0340074A true JPH0340074A (ja) | 1991-02-20 |
Family
ID=16011541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1176321A Pending JPH0340074A (ja) | 1989-07-06 | 1989-07-06 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0340074A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7341647B2 (en) | 2002-06-13 | 2008-03-11 | Yamasaki Industries Co., Ltd. | Coke carbonization furnace cover for promoting increase in temperature of coal particles near the cover |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6297347A (ja) * | 1985-10-24 | 1987-05-06 | Seiko Epson Corp | ゲ−トアレイ付ワンチツプマイクロコンピユ−タ |
-
1989
- 1989-07-06 JP JP1176321A patent/JPH0340074A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6297347A (ja) * | 1985-10-24 | 1987-05-06 | Seiko Epson Corp | ゲ−トアレイ付ワンチツプマイクロコンピユ−タ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7341647B2 (en) | 2002-06-13 | 2008-03-11 | Yamasaki Industries Co., Ltd. | Coke carbonization furnace cover for promoting increase in temperature of coal particles near the cover |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050102446A1 (en) | Semiconductor integrated circuit device | |
| JPH0340074A (ja) | 半導体集積回路装置 | |
| US6034545A (en) | Macrocell for data processing circuit | |
| JPS6120349A (ja) | Ｌｓｉ集合体 | |
| JPH02130662A (ja) | 情報処理システム | |
| JPH01109459A (ja) | 論理集積回路 | |
| JP2778890B2 (ja) | Ｃｐｕ搭載集積回路チップ及びエミュレータポッド | |
| JPH0514428B2 (ja) | ||
| JPS6349867A (ja) | シリアルデ−タ出力装置 | |
| JPH0774986B2 (ja) | データバス接続システム | |
| KR200233238Y1 (ko) | 듀얼포트램내장형dsp칩 | |
| JPS63188241A (ja) | 集積回路装置 | |
| JP2000076199A (ja) | デバッグ端子を有するマルチプロセッサ装置 | |
| JPH04348449A (ja) | 優先順位調停装置 | |
| JPS6074070A (ja) | マイクロコンピユ−タ | |
| JPH0430058B2 (ja) | ||
| JPH0346351A (ja) | 半導体集積回路装置 | |
| JPS62107362A (ja) | システム構成用ｌｓｉ | |
| JPH0337733A (ja) | 半導体集積回路装置 | |
| JPS60243763A (ja) | デユアルポ−トメモリ制御回路 | |
| KR950009426A (ko) | 타이콤(ticom)시스템의 입출력 처리기 내에서의 데이타 경로 제어장치 | |
| JPH0561812A (ja) | 情報処理システム | |
| JPS5824813B2 (ja) | デ−タ処理装置 | |
| JPH0520781B2 (ja) | ||
| JPH01205346A (ja) | 半導体集積回路 |