JPH0360007A - 張合わせsoi基板 - Google Patents

張合わせsoi基板

Info

Publication number
JPH0360007A
JPH0360007A JP19462389A JP19462389A JPH0360007A JP H0360007 A JPH0360007 A JP H0360007A JP 19462389 A JP19462389 A JP 19462389A JP 19462389 A JP19462389 A JP 19462389A JP H0360007 A JPH0360007 A JP H0360007A
Authority
JP
Japan
Prior art keywords
silicon wafer
thickness
oxide film
silicon
element forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19462389A
Other languages
English (en)
Inventor
Yoshihiro Arimoto
由弘 有本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP19462389A priority Critical patent/JPH0360007A/ja
Publication of JPH0360007A publication Critical patent/JPH0360007A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 表面に酸化膜を形成されたシリコンウェハを重ね合わせ
て接着したあと素子形成側シリコンウェハバをSi化し
た、いわゆる張合わせ5ot(Siticon on 
1nsulatar >基板に関し、素子形成側シリコ
ンウェハの厚さを1μ憎未満のWAssにした場合にこ
の素子形成側シリコン及びその酸化膜の剥離を防止する
ことを目的とし、 素子形成側シリコンウェハに形成された酸化膜の厚さを
、素子形成側シリコンウェハの厚さ未満に形成した構成
とする。
〔産業上の利用分野〕
本発明は、表面に酸化膜を形成されたシリコンウェハを
重ね合わせて接着したあと素子形成側シリコンウェハを
薄膜化した、いわゆる張合わせSOI基板に関する。
張合わせSol基板は素子形成側シリコンウエ八と支持
基板側シリコンウェハとを酸化シリコン(S!Oz)等
の酸化膜を介して重ね合わせたもので、特に、この方法
によるとシリコンの結晶性をそのまま用いることができ
るので高性能のSOI基板を得ることができる。このよ
うなSol構造の基板は、素子形成側シリコンウェハの
厚さが薄い方が集積度や動作速度等の点で有利であるが
、このように薄い形成側シリコンウェハを用いたものは
、ウェハ裏面(即ち、素子形成側シリコンウェハと酸化
膜との界面)も電気的に活性な素子領域の一部となるた
めに素子形成側シリコンウェハと酸化膜との界面特性が
重要となり、又、素子形成側シリコンウェハ及び酸化膜
を受持基板側シリコンウェハに接着面から剥離すること
なく確実に保持できるような構成にしておくことが重要
である 〔従来の技術〕 張合わせSol基板は、例えば第3図に示す如く、素子
形成側シリコンウェハ1と支持基板側シリコンウェハ2
とを酸化膜3を介して重ね合わせた構成とされている。
この場合、酸化膜3を形成するに際し、支持基板側シリ
コンウェハ2を熱酸化して形成した場合には酸化膜3の
上面3aが接着界面(リーク電流を生じる)となるので
素子形成側シリコンウェハ1の裏面(3a)を活性素子
領域として用いる超薄膜タイプ(素子形成側シリコンウ
ェハ1の厚さ1μm未満)のものでは良好な特性を得る
ことができないが、素子形成側シリコンウェハ1を熱酸
化して形成した場合には酸化膜3の下面3bが接着界面
となるので素子形成側シリコンウェハ1の裏面3aを活
性素子領域として用いる上記超11111タイプのもの
においてリーク電流が問題となることはない。
そこで、従来の超薄膜タイプの張合わt!sOI基板用
ウェハでは、素子形成側シリコンウェハのみ、或いは素
子形成側シリコンウェハ及び支持基板側シリコンウェハ
の両方に酸化膜を形成したものを用い、良好な界面特性
を得るようにしていた。
この場合、従来の超薄膜タイプの張合わせSOI基板用
ウェハでは、一般に、酸化膜厚は0,5μ−で、この厚
さは素子形成側シリコンウェハ1の厚さとは無関係に定
められていた。
〔発明が解決しようとする課題〕
一般に、酸化シリコン(Si 02 )とシリコンとは
熱膨脹係数が1桁以上異なるため、薄膜化した場合には
酸化膜とシリコンウェハとのバランスが崩れて変形しよ
うとする応力がシリコンウェハに発生し、この応力は酸
化膜の厚さが厚い程、又、シリコンウェハの厚さが薄い
程強くなる。この応力の方向は、第3図中、シリ」ンウ
エハ接着界面3b方向と逆方向であるため、特に素子形
成側シリコンウェハ1が薄い場合には、素子形成側シリ
コンウェハ1及びその酸化膜3は支持基板側シリコンウ
ェハ2との接着界面3bから剥離してしまい、特に素子
形成側シリコンウェハ1の厚さが1μm未満の超薄膜タ
イプのものではその傾向が強い問題点があった(この現
象は、素子形成側シリコンウェハの厚さが1μm以上の
Sol基板では発生しなかった)。
本発明は、素子形成側シリコンウェハの厚さを1a霞未
満の超薄膜にした場合にこの素子形成側シリコンの剥離
を防止し得る張合わせSol基板を提供することを目的
とする。
〔課題を解決するための手段〕
第1図は本発明の原理図を示す。同図中、20は厚さ1
μm未満の薄膜化された素子形成側シリコンウェハ、2
1は支持基板側シリコンウェハ、22はこれらの間に設
けられた酸化膜で、酸化膜22は少なくとも素子形成側
シリコンウェハ20の表面に形成された酸化膜である。
本発明は、素子形成側シリコンウェハ20に形成された
酸化膜22の厚さを、素子形成側シリコンウェハ20の
厚さ未満に形成してなる。
〔作用〕
素子形成側シリコノウ1ハ20に形成された酸化膜22
の厚さが素子形成側シリコンウェハ20の厚さ未満であ
るため、素子形成側シリコンウェハ20の厚さが1μm
未満の超薄膜タイプのものでも、シリコン及び酸化シリ
コンの熱膨張係数の違いによってシリコンウェハに生じ
る応力は従来例のものよりも大幅に小さくできる。これ
により、素子形成側シリコンウェハ20の厚さが1μm
未満の超薄膜タイプのものでも素子形成側シリコンウェ
ハ20及び酸化膜22が支持基板側シリコンウェハ21
との接着界面21aから剥離することはない。
〔実施例〕
第2図は本発明の一実施例を製造する:[程図を丞す。
本実施例は、薄膜化後の素子形成側シリコンウェハ10
aの厚さが0.5μmで、ウェハ面内の膜厚分布が±0
.2μmの張合わせSOI基板を製造する場合である。
第2図<A)に丞す如く、素子形成側シリコンウェハ1
0を酸化温度1000℃9M化時間20分の条件でスチ
ーム酸化し、その表面に厚さ0.1μmの酸化膜11a
、11bを形成する。酸化膜11a、11bの厚さは薄
膜化後の素子形成側シリコンウェハ10aの厚さ未満で
あればよく、上記厚さに限定されない。次に、第2図(
B)に示す如く、支持基板側シリコンウェハ12を酸化
温度1100℃、酸化時間120分の条件でスチーム酸
化し、その表面に厚さ1μmの酸化膜13a。
13bを形成する。
次に、第2図(C)に示す如く、素子形成側シリコンウ
ェハ10と支持基板側シリコンウェハ12とを表面どう
し重ね合わせ、1100℃、120分の条件の熱処理で
接着する。次に、研削装置で素子形成側シリコンウェハ
10を厚さ3μ園まで薄膜化しく第2図(C)の破線)
、シかる後、第2図(D)に示す如く、研磨装置で厚さ
0.5±0.2μmまで薄くし、本発明になる張合わせ
Sol基板が完成する。
このように、本発明では、素子形成側シリコンウェハ1
0aに形成された酸化膜11bのI!!厚が素子形成側
シリコンウェハ10aの膜厚未満(本実施例では115
)であるため、素子形成側シリコンウェハ10aの厚さ
を1μm未満と薄くシても、酸化シリコンとシリコンと
の熱膨張係数の違いによってシリコンウェハに生じる応
力は従来例よりも大幅に小さくでき、従って、素子形成
側シリコンウェハ10a及び酸化1!llbが受持基板
側シリコンウェハ12との接着界面(酸化膜13aの1
面〉から剥離することはない。
なお、上記実施例は表面酸化膜を素子形成側シリコンウ
ェハ及び支持基板側シリコノウ1ハの両方に形成したも
のであるが、本発明はこれに限定されるものではなく、
素子形成側シリコンウェハのみに形成したものでもよく
、要は少なくと6素子形成側シリコンウ1ハに表面酸化
膜が形成されたものであればよい。
〔発明の効果〕
以上説明した如く、本発明によれば、素子形成側シリコ
ンウェハに形成された酸化膜の厚さを素子形成側シリコ
ンウェハの厚さ未満としたため、素子形成側シリコンウ
ェハの厚さが1μ量と超薄膜タイプのものでも素子形成
側シリコンウェハに発生する応力は従来例のものよりも
大幅に小さくなり、従って、素子形成側シリコンウェハ
及び酸化膜が支持基板側シリコンウェハとの接着界面か
ら剥離することを防止できる。
【図面の簡単な説明】
第1図は本発明の原理図、 第2図は本発明の一実施例を製造する工程図、第3図は
従来の一例の構成図である。 図において、 10は素子形成側シリコンウェハ、 108.20は薄膜化された素子形成側シリコノウ1ハ
、 11a、11b、13a、13b、22は酸化膜、12
.21は支持基板側シリコンウェハを示す。

Claims (1)

  1. 【特許請求の範囲】 薄膜化された素子形成側シリコンウェハ(20)と支持
    基板側シリコンウェハ(21)との間に設けられた酸化
    膜(22)は少なくとも素子形成側シリコンウェハ(2
    0)の表面に形成された酸化膜であり、該素子形成側シ
    リコンウェハ(20)の厚さが1μm未満に定められた
    張合わせSOI基板において、 上記素子形成側シリコンウェハ(20)に形成された酸
    化膜の厚さを、上記素子形成側シリコンウェハ(20)
    の厚さ未満に形成してなることを特徴とする張合わせS
    OI基板。
JP19462389A 1989-07-27 1989-07-27 張合わせsoi基板 Pending JPH0360007A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19462389A JPH0360007A (ja) 1989-07-27 1989-07-27 張合わせsoi基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19462389A JPH0360007A (ja) 1989-07-27 1989-07-27 張合わせsoi基板

Publications (1)

Publication Number Publication Date
JPH0360007A true JPH0360007A (ja) 1991-03-15

Family

ID=16327601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19462389A Pending JPH0360007A (ja) 1989-07-27 1989-07-27 張合わせsoi基板

Country Status (1)

Country Link
JP (1) JPH0360007A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61276361A (ja) * 1985-05-31 1986-12-06 Toshiba Corp 複合半導体基体の製造方法
JPS62174969A (ja) * 1986-01-28 1987-07-31 Fujitsu Ltd 半導体装置の製造方法
JPS6477951A (en) * 1987-09-19 1989-03-23 Fujitsu Ltd Semiconductor substrate and manufacture thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61276361A (ja) * 1985-05-31 1986-12-06 Toshiba Corp 複合半導体基体の製造方法
JPS62174969A (ja) * 1986-01-28 1987-07-31 Fujitsu Ltd 半導体装置の製造方法
JPS6477951A (en) * 1987-09-19 1989-03-23 Fujitsu Ltd Semiconductor substrate and manufacture thereof

Similar Documents

Publication Publication Date Title
JPH01315159A (ja) 誘電体分離半導体基板とその製造方法
JP2856030B2 (ja) 結合ウエーハの製造方法
JPH0344067A (ja) 半導体基板の積層方法
JPH098124A (ja) 絶縁分離基板及びその製造方法
EP0955670A3 (en) Method of forming oxide film on an SOI layer and method of fabricating a bonded wafer
JP3480480B2 (ja) Soi基板の製造方法
JP3048754B2 (ja) 半導体基板
JPH0945882A (ja) 半導体基板及びその製造方法
KR970012965A (ko) Soi 웨이퍼 및 그의 제조 방법
JPH05109678A (ja) Soi基板の製造方法
JPH0360007A (ja) 張合わせsoi基板
JPH04199632A (ja) Soiウエハ及びその製造方法
JP2850502B2 (ja) Soi基板の製造方法
JPS61174661A (ja) 半導体集積回路装置の製造方法
JPH1126336A (ja) 貼り合わせ半導体基板及びその製造方法
JPH03136346A (ja) Soi基板の製造方法
JPS6314449A (ja) 誘電体分離基板の製造方法
JP2754295B2 (ja) 半導体基板
JPH05160087A (ja) 半導体基板の製造方法
JP2583764B2 (ja) 半導体集積回路装置の製造方法
JP3518083B2 (ja) 基板の製造方法
JPH02237066A (ja) 半導体装置の製造方法
JPH03104224A (ja) 半導体装置の製造方法
JPH0423324A (ja) Soi基板の製造方法
JPH0448618A (ja) 半導体装置の製造方法