JPH0369253U - - Google Patents

Info

Publication number
JPH0369253U
JPH0369253U JP1989131169U JP13116989U JPH0369253U JP H0369253 U JPH0369253 U JP H0369253U JP 1989131169 U JP1989131169 U JP 1989131169U JP 13116989 U JP13116989 U JP 13116989U JP H0369253 U JPH0369253 U JP H0369253U
Authority
JP
Japan
Prior art keywords
electrode
substrate
capacitors
dielectric film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1989131169U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1989131169U priority Critical patent/JPH0369253U/ja
Publication of JPH0369253U publication Critical patent/JPH0369253U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

【図面の簡単な説明】
第１図は本考案の一実施例を示す断面図、第２
図は典型的なＤＲＡＭの１記憶素子の回路構成を
示す回路図、第３図及び第４図は各々従来例を示
す断面図である。 １……基板、２……第１誘電体膜、４……第１
対向電極、５……第２誘電体膜、７……第２対向
電極、８ａ及び８ｂ……キヤパシタ、１５……ト
ランジスタ。

Claims (1)

    【実用新案登録請求の範囲】
  1. 基板の表面に形成された誘電体膜上に、誘電体
    膜を挟んで複数の対向電極を積層して複数のキヤ
    パシタを形成すると共に、最上位の対向電極上に
    絶縁膜を形成してこの絶縁膜上に多結晶シリコン
    からなるＭＯＳトランジスタを形成し、上記キヤ
    パシタの各々の一方の電極を上記トランジスタに
    接続し、他方の電極を上記基板と同電位にするこ
    とを特徴とする半導体記憶装置。
JP1989131169U 1989-11-10 1989-11-10 Pending JPH0369253U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1989131169U JPH0369253U (ja) 1989-11-10 1989-11-10

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1989131169U JPH0369253U (ja) 1989-11-10 1989-11-10

Publications (1)

Publication Number Publication Date
JPH0369253U true JPH0369253U (ja) 1991-07-09

Family

ID=31678692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1989131169U Pending JPH0369253U (ja) 1989-11-10 1989-11-10

Country Status (1)

Country Link
JP (1) JPH0369253U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015079974A (ja) * 2010-04-09 2015-04-23 株式会社半導体エネルギー研究所 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60236261A (ja) * 1984-04-25 1985-11-25 シーメンス、アクチエンゲゼルシヤフト １トランジスタ・メモリセルとその製造方法
JPS614271A (ja) * 1984-06-14 1986-01-10 インタ−ナシヨナル　ビジネス　マシ−ンズ　コ−ポレ−シヨン メモリセル

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60236261A (ja) * 1984-04-25 1985-11-25 シーメンス、アクチエンゲゼルシヤフト １トランジスタ・メモリセルとその製造方法
JPS614271A (ja) * 1984-06-14 1986-01-10 インタ−ナシヨナル　ビジネス　マシ−ンズ　コ−ポレ−シヨン メモリセル

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015079974A (ja) * 2010-04-09 2015-04-23 株式会社半導体エネルギー研究所 半導体装置

Similar Documents

Publication Publication Date Title
US5315141A (en) Semiconductor memory device having a double-stacked capacitor structure
KR950007117A (ko) 금속 산화물 유전체를 갖는 커패시터
JPS62190869A (ja) 半導体記憶装置
JPH0221653A (ja) 半導体装置及びその製造方法
JPH0369253U (ja)
JPS6358958A (ja) 半導体記憶装置
JPH01100960A (ja) 半導体集積回路装置
JPS58213460A (ja) 半導体集積回路装置
JPS6480066A (en) Semiconductor integrated circuit device
US4173819A (en) Method of manufacturing a dynamic random access memory using MOS FETS
JPS5812457Y2 (ja) ハンドウタイキオクソウチ
JPH05190797A (ja) 半導体記憶装置
JP2594176B2 (ja) 半導体記憶装置の製造方法
KR0133831B1 (ko) 에스램(SRAM) 캐패시턴스(Capacitance)가 증가된 에스램 제조방법
JPH0325257U (ja)
JPH05243515A (ja) 半導体メモリ
JPH05283644A (ja) 半導体記憶装置
JPS57114272A (en) Semiconductor memory
JPS63132454U (ja)
JPH0318051A (ja) 半導体装置
JPH065806A (ja) 半導体装置
JPH02105457A (ja) 半導体記憶装置
JPS6387760A (ja) 半導体集積回路装置
JPH0555505A (ja) 半導体メモリセルとその形成方法
JPS64348U (ja)