JPH0394423A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0394423A JPH0394423A JP23128189A JP23128189A JPH0394423A JP H0394423 A JPH0394423 A JP H0394423A JP 23128189 A JP23128189 A JP 23128189A JP 23128189 A JP23128189 A JP 23128189A JP H0394423 A JPH0394423 A JP H0394423A
- Authority
- JP
- Japan
- Prior art keywords
- source
- drain
- concentration region
- gate electrode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000012535 impurity Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000009792 diffusion process Methods 0.000 claims description 7
- 238000001179 sorption measurement Methods 0.000 claims description 6
- 230000004913 activation Effects 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 13
- 229910052710 silicon Inorganic materials 0.000 abstract description 12
- 239000010703 silicon Substances 0.000 abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052681 coesite Inorganic materials 0.000 abstract description 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 3
- 239000000377 silicon dioxide Substances 0.000 abstract description 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 3
- 229910052682 stishovite Inorganic materials 0.000 abstract description 3
- 229910052905 tridymite Inorganic materials 0.000 abstract description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000009528 severe injury Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はコンピュータなどの電子機器に多く用いられ
ているＭ Ｔ Ｓ Ｆ Ｅ Ｔ （Ｍｅｔａｌ４ｎｓｕ
ｌａｔｏｒＳｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−
Ｅｆｆｅｃｔ−Ｔｒａｎｓｉｓ．ｔｏｒ）タイプの半導
体装置の製造方法に関する。
ているＭ Ｔ Ｓ Ｆ Ｅ Ｔ （Ｍｅｔａｌ４ｎｓｕ
ｌａｔｏｒＳｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−
Ｅｆｆｅｃｔ−Ｔｒａｎｓｉｓ．ｔｏｒ）タイプの半導
体装置の製造方法に関する。
この発明は、ＬＤＤ構造を有するＭＴＳＦＥＴのソース
及びドレインの形成工程において、ソース及びドレイン
の低濃度領域及び高濃度領域となる不純物領域を、半導
体基板表面での不純物吸着と拡散を行って形成すること
により、抵抗値が充分小さくて、非常に浅く、かつ、ゲ
ート電極直下のまわり込みの少ないソース及びドレイン
領域を形成し、非常に微細な半導体装置を得ることがで
きる半導体装置の製造方法である。
及びドレインの形成工程において、ソース及びドレイン
の低濃度領域及び高濃度領域となる不純物領域を、半導
体基板表面での不純物吸着と拡散を行って形成すること
により、抵抗値が充分小さくて、非常に浅く、かつ、ゲ
ート電極直下のまわり込みの少ないソース及びドレイン
領域を形成し、非常に微細な半導体装置を得ることがで
きる半導体装置の製造方法である。
従来、第２図（ａｌに示すようにＮ型シリコン基仮１の
表面にゲート酸化膜２及びゲート電極３を形成後、ゲー
トｉｉｔｉ３をマスクにしてＰ型不純物で？るボロンを
、イオン注入によりゲー１１化膜２を介して、Ｎ型シリ
コン基仮ｌの表面に打ち込むことにより、ソース及びド
レインの低濃度領域を形成する。その後、第２図（ｂｌ
に示すようにゲート電極周囲にＳｉＯ■膜を設け、これ
をマスクとして再びイオン注入によってソース及びドレ
インの高濃度領域を形成するＬＤＤ構造ＭＯＳＦＥＴの
製造方法が知られている。
表面にゲート酸化膜２及びゲート電極３を形成後、ゲー
トｉｉｔｉ３をマスクにしてＰ型不純物で？るボロンを
、イオン注入によりゲー１１化膜２を介して、Ｎ型シリ
コン基仮ｌの表面に打ち込むことにより、ソース及びド
レインの低濃度領域を形成する。その後、第２図（ｂｌ
に示すようにゲート電極周囲にＳｉＯ■膜を設け、これ
をマスクとして再びイオン注入によってソース及びドレ
インの高濃度領域を形成するＬＤＤ構造ＭＯＳＦＥＴの
製造方法が知られている。
従来の製造方法は、ソース及びドレインの低濃度領域と
高濃度領域の形成をイオン注入で行っているために、 （１）ゲート酸化膜を介して高エネルギーの原子を基板
表面に打ち込むので、ゲート絶縁膜のダメージが大きい
。
高濃度領域の形成をイオン注入で行っているために、 （１）ゲート酸化膜を介して高エネルギーの原子を基板
表面に打ち込むので、ゲート絶縁膜のダメージが大きい
。
（２）注入されたイオンは、注入時においてゲート電極
直下にも、加速エネルギーで決まる正規分布状にまわり
込むために、パンチスルーを起こしやすい構造となる． 以上のような欠点があり、その結果、信号伝達速度の速
い微細なＬＤＤ構造を有する半導体装置を製造すること
が困難であった。
直下にも、加速エネルギーで決まる正規分布状にまわり
込むために、パンチスルーを起こしやすい構造となる． 以上のような欠点があり、その結果、信号伝達速度の速
い微細なＬＤＤ構造を有する半導体装置を製造すること
が困難であった。
そこで、この発明は従来のこのような欠点を解決するた
めに、ソース及びドレインの低濃度領域と高濃度領域を
、半導体基板表面に不純物を吸着させた後、拡散及び活
性化を行うことによって形成する。
めに、ソース及びドレインの低濃度領域と高濃度領域を
、半導体基板表面に不純物を吸着させた後、拡散及び活
性化を行うことによって形成する。
前記の方法によれば、ソース及びドレインの低濃度領域
と高濃度領域を非常に浅く、かつ、ゲート電極直下への
不純物のまわりこみを少なく形成することが可能である
。
と高濃度領域を非常に浅く、かつ、ゲート電極直下への
不純物のまわりこみを少なく形成することが可能である
。
以下に、この発明の半導体装置の製造方法の実施例を図
面に基づいて説明する。第１図＋８ｉ〜ｆｈｌは半導体
領域として、Ｎ型シリコン基仮１を用いた場合について
、本発明の実施例を示した工程順断面図である。まず、
第ｌ図（ａｌのようにＮ型シリコン基板１の上にゲート
酸化膜２を形成する。次に、ゲート酸化膜２の上にゲー
ト電極３を第１図（ｂｌのように形成する。次に、，第
Ｆ図ｔｃ＋のように、ゲート電極３をマスクにしてゲー
ト酸化膜２をリムーブして、ソース形成領域及びドレイ
ン形成領域の表面となるＮ型シリコン基板１の表面部分
を露出する。次に、第１図（ｄ＋に示すように、露出し
たＮ型シリコン基板１の表面にボロン吸着Ｎ４を形成し
、７００℃〜９５０℃の熱処理をすることにより、第１
図ｔｅ）のようなソース低濃度領域５及びドレイン低濃
度領域６を形成する。次に、ゲート電極３の周囲にＳｉ
０２膜７を第１図（ｆｌのように設ける．次に、周囲に
Ｓｉｎ．膜７を設けたゲート電極３をマスクとして、ソ
ース低濃度領域５及びドレイン低濃度領域６表面に、再
び、第１図（０のように、ボロン吸着Ｍ４を形成し、熱
処理することにより、第１図（ｈ）のようなソース高濃
度領域Ｂ＆びドレイン高濃度領域９を設けたＬＤＤ構造
Ｐ型ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎ
ｄｕｃｔｏｒ） トランジスタを作ることができる．第
３図にソース及びドレイン領域を形成する不純物ドーピ
ング層形成工程におけるプロセスフローを示す。まず、
真空度が１×１０’Ｐａ以下の８５０℃程度の雰囲気に
半導体基板をさらす。次に、数分間の雰囲気安定化後、
水素を導入する。この水素によってシリコン基仮ｌに形
成されていた約３０人以下の自然酸化膜がリムーブされ
、表面の清浄化がなされる。この結果、・活性化された
シリコン原子が表面に露出する。但し、表面の活性化を
行う場合、必ずしも水素が必要ではない。本質的には、
表面の清浄化の条件は真空度と基板温度との関係で決め
られる。次に、ジボランガス（ＢＪＪ のようなポロン
を含む化合物を約Ｉ ＸＩＯ−”Ｐａ程度導入し、シリ
コン基板１の表面にボロン吸着層を形成する。次に、熱
処理によってボロンを基仮内部に拡散して活性化するこ
とを、低濃度領域形成時及び高濃度領域形成時のそれぞ
れにおいて行うことにより、ソース及びドレイン領域が
形成される。また、不純物吸着層形成時の導入ガス圧力
及び熱処理温度を変えることにより、ソース及びドレイ
ンの低濃度領域と高濃度領域の不純物濃度及び接合の深
さを自由に制御できる。
面に基づいて説明する。第１図＋８ｉ〜ｆｈｌは半導体
領域として、Ｎ型シリコン基仮１を用いた場合について
、本発明の実施例を示した工程順断面図である。まず、
第ｌ図（ａｌのようにＮ型シリコン基板１の上にゲート
酸化膜２を形成する。次に、ゲート酸化膜２の上にゲー
ト電極３を第１図（ｂｌのように形成する。次に、，第
Ｆ図ｔｃ＋のように、ゲート電極３をマスクにしてゲー
ト酸化膜２をリムーブして、ソース形成領域及びドレイ
ン形成領域の表面となるＮ型シリコン基板１の表面部分
を露出する。次に、第１図（ｄ＋に示すように、露出し
たＮ型シリコン基板１の表面にボロン吸着Ｎ４を形成し
、７００℃〜９５０℃の熱処理をすることにより、第１
図ｔｅ）のようなソース低濃度領域５及びドレイン低濃
度領域６を形成する。次に、ゲート電極３の周囲にＳｉ
０２膜７を第１図（ｆｌのように設ける．次に、周囲に
Ｓｉｎ．膜７を設けたゲート電極３をマスクとして、ソ
ース低濃度領域５及びドレイン低濃度領域６表面に、再
び、第１図（０のように、ボロン吸着Ｍ４を形成し、熱
処理することにより、第１図（ｈ）のようなソース高濃
度領域Ｂ＆びドレイン高濃度領域９を設けたＬＤＤ構造
Ｐ型ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎ
ｄｕｃｔｏｒ） トランジスタを作ることができる．第
３図にソース及びドレイン領域を形成する不純物ドーピ
ング層形成工程におけるプロセスフローを示す。まず、
真空度が１×１０’Ｐａ以下の８５０℃程度の雰囲気に
半導体基板をさらす。次に、数分間の雰囲気安定化後、
水素を導入する。この水素によってシリコン基仮ｌに形
成されていた約３０人以下の自然酸化膜がリムーブされ
、表面の清浄化がなされる。この結果、・活性化された
シリコン原子が表面に露出する。但し、表面の活性化を
行う場合、必ずしも水素が必要ではない。本質的には、
表面の清浄化の条件は真空度と基板温度との関係で決め
られる。次に、ジボランガス（ＢＪＪ のようなポロン
を含む化合物を約Ｉ ＸＩＯ−”Ｐａ程度導入し、シリ
コン基板１の表面にボロン吸着層を形成する。次に、熱
処理によってボロンを基仮内部に拡散して活性化するこ
とを、低濃度領域形成時及び高濃度領域形成時のそれぞ
れにおいて行うことにより、ソース及びドレイン領域が
形成される。また、不純物吸着層形成時の導入ガス圧力
及び熱処理温度を変えることにより、ソース及びドレイ
ンの低濃度領域と高濃度領域の不純物濃度及び接合の深
さを自由に制御できる。
この発明の半導体装置の製造方法によれば、ソース及び
ドレイン領域は、シリコン基板１の表面から浅く、かつ
、ゲート電極直下にまわりこまないため、イオン注入で
形成された同しゲート長のソース領域とドレイン領域に
比べて、ソースとドレインの実効的な間隔が狭くならな
い。即ち、微細なＬＤＤ構造ＭＯＳ｝ランジスタを作る
ことができる。
ドレイン領域は、シリコン基板１の表面から浅く、かつ
、ゲート電極直下にまわりこまないため、イオン注入で
形成された同しゲート長のソース領域とドレイン領域に
比べて、ソースとドレインの実効的な間隔が狭くならな
い。即ち、微細なＬＤＤ構造ＭＯＳ｝ランジスタを作る
ことができる。
この発明の実施例として、ボロンを不純物として導入し
たＰチャネルＭＯＳトランジスタの場合について説明し
た。ボロンの場合、Ｎ型のヒ素に比べ拡散係数が大きい
ので、特に、この発明によるメリソトが大きい．しかし
、アンチモンなどのＮ型の不純物をソース及びドレイン
領域として形成するＮチャネルＭＯＳ｝ランジスタに適
用できることは言うまでもない．また、不純物の拡散及
び活性化は、熱処理だけでなく紫外光や赤外光によって
も促進される。また、ゲート絶縁膜としては、ゲート酸
化膜に限定する必要はない。
たＰチャネルＭＯＳトランジスタの場合について説明し
た。ボロンの場合、Ｎ型のヒ素に比べ拡散係数が大きい
ので、特に、この発明によるメリソトが大きい．しかし
、アンチモンなどのＮ型の不純物をソース及びドレイン
領域として形成するＮチャネルＭＯＳ｝ランジスタに適
用できることは言うまでもない．また、不純物の拡散及
び活性化は、熱処理だけでなく紫外光や赤外光によって
も促進される。また、ゲート絶縁膜としては、ゲート酸
化膜に限定する必要はない。
第１図（８）〜（ｈｌはこの発明のＬＤＤ構造ＭＯＳＦ
ＥＴの製造方法を示した工程順断面図であり、第２図［
ａｌ， ｆｆｉ＋は従来のＬＤＤ構造ＭＯＳＦＥＴの製
造方法の工程１頃断面図である。第３図はこの発明の不
純物ドーピング層形成工程におけるプロセスフロ一図で
ある。 １・・・Ｎ型シリコン基板 ２・・・ゲート酸化膜 ３・・・ゲート電極 ４・・・ボロン吸着層 ５・・・低濃度ソース領域 ６・・・低濃度ドレイン領域 ７・・・ゲート周囲Ｓｉｎ！膜 ８・・・高濃度ソース領域 ９・・・高濃度ドレイン領域 以上
ＥＴの製造方法を示した工程順断面図であり、第２図［
ａｌ， ｆｆｉ＋は従来のＬＤＤ構造ＭＯＳＦＥＴの製
造方法の工程１頃断面図である。第３図はこの発明の不
純物ドーピング層形成工程におけるプロセスフロ一図で
ある。 １・・・Ｎ型シリコン基板 ２・・・ゲート酸化膜 ３・・・ゲート電極 ４・・・ボロン吸着層 ５・・・低濃度ソース領域 ６・・・低濃度ドレイン領域 ７・・・ゲート周囲Ｓｉｎ！膜 ８・・・高濃度ソース領域 ９・・・高濃度ドレイン領域 以上
Claims (1)
- ＬＤＤ構造を有するＭＩＳトランジスタの製造方法にお
いて、ソース形成領域及びドレイン形成領域上の半導体
基板表面に不純物吸着層を形成する第１の工程と、前記
第１の工程で形成された吸着層を拡散源として拡散及び
不純物の活性化を行って、ソース及びドレインの低濃度
領域を形成する第２の工程と、ゲート電極の周囲にＳｉ
Ｏ＿２膜を形成する第３の工程と、前記ゲート電極をマ
スクとして、前記ソース及びドレインの低濃度領域上に
、再び、不純物吸着層を形成する第４の工程と、前記第
４の工程で形成された吸着層を拡散源とした拡散及び不
純物の活性化を行って、ソース及びドレインの高濃度領
域を形成する第５の工程を有することを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23128189A JPH0394423A (ja) | 1989-09-06 | 1989-09-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23128189A JPH0394423A (ja) | 1989-09-06 | 1989-09-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0394423A true JPH0394423A (ja) | 1991-04-19 |
Family
ID=16921146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23128189A Pending JPH0394423A (ja) | 1989-09-06 | 1989-09-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0394423A (ja) |
-
1989
- 1989-09-06 JP JP23128189A patent/JPH0394423A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5851909A (en) | Method of producing semiconductor device using an adsorption layer | |
| JPH0346238A (ja) | 半導体装置の製造方法 | |
| KR0146525B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JPH0366165A (ja) | 半導体基板への不純物拡散方法 | |
| JPH0394423A (ja) | 半導体装置の製造方法 | |
| JP3589136B2 (ja) | 半導体装置およびその製造方法 | |
| JP2718757B2 (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JPH0526343B2 (ja) | ||
| JPH05102067A (ja) | 半導体装置の製造方法 | |
| JP2001250945A (ja) | 半導体装置及びその製造方法 | |
| JPH05267338A (ja) | 半導体装置の製造方法 | |
| JPH03265131A (ja) | 半導体装置の製造方法 | |
| JPH04209524A (ja) | 半導体装置の製造方法 | |
| KR970005147B1 (ko) | 반도체 장치의 얕은 접합 형성 방법 | |
| JPH03218638A (ja) | 半導体装置の製造方法 | |
| JPH06350086A (ja) | 半導体装置の製造方法 | |
| JPH11204783A (ja) | 半導体装置およびその製造方法 | |
| JPS6321825A (ja) | 半導体装置の製造方法 | |
| JPH0590574A (ja) | 半導体装置 | |
| JPH0346370A (ja) | Ｍｏｓ型半導体装置とその製造方法 | |
| JPS6367778A (ja) | 半導体装置の製造方法 | |
| JPH04354328A (ja) | 半導体装置の製造方法 | |
| JPH04346233A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JPH02162739A (ja) | 半導体装置の製造方法 | |
| JPH0458524A (ja) | 半導体装置の製造方法 |