JPH04132242A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、スタンダードセル方式により構築される半
導体装置に関する。

（従来の技術） 単純な論理ゲートやフリップフロップ等の論理機能を有
するセルを配置、配線することによって所望の論理機能
を満足させるＬＳＩを実現する設計手法にスタンダード
セル方式がある。

第４図はこのスタンダードセル方式が適用されたＬＳＩ
の構成を示す図である。

第４図において、チップ本体４０は、列方向に配置され
た複数のセルからなるセル行４１が行方向に複数′配置
され、その周辺に外部とのインターフェースを行うＩ１
０セル群４２が配置されて構成されている。

それぞれのセル行４１は、その略中央部に同列となるよ
うにセル化された信号増幅器４３が配置されている。こ
の信号増幅器４３は、通常の配線幅よりも太いセル行配
線４４を介して入力側に接続されたＩ１０セル群４２の
駆動セル４５により駆動され、例えばクロック信号とな
る増幅出力信号が対応するセル行４１の例えばフリップ
フロップ等のクロック信号受給セル（図中Ｘ印で示す）
に、それぞれのセル行４１に対応したセル行配線４６を
介して与えられる。

このような構成にあって、ＬＳＩの大規模化が進むとと
もに負荷容量が増大して、それぞれのセル行４１の列方
向の距離が長くなると、それぞれのセル行配線４６の配
線長が増大し、さらには、この配線長の増大により配線
容量及び配線抵抗も増大することになる。

また、セル行配線４６における配線長の増大は、信号増
幅器４３と対応する信号増幅器４３と同しセル行４１の
クロック信号受給セルとの間の配線長のバラキをも増大
させる二とになる。さらに、それぞれのセル行４１のセ
ル行配線４６間での配線長のバラツキも増大することに
なる。

（発明が解決しようとする課題） このように、信号増幅器４３から出力されるクロック信
号を受けるそれぞれのクロック信号受給セルは、セル行
４１内で様々な位置に配置されるため、信号増幅器４３
がセル行４１の略中央部に配置された構成にあっては、
信号増幅器４３とそれぞれのクロック信号受給セルとの
間の配線長のバラツキが大きくなっていた。

このため、セル行配線４６におけるクロック信号の位相
差及び、それぞれのセル行配線４６間におけるクロック
信号の位相差が増大する。すなわち、クロック信号が信
号増幅器４３から同一セル行４１に配置されたそれぞれ
のクロック信号受給セルに伝搬されるまでの遅延時間の
バラツキが大きくなる。

したがって、ＬＳＩ全体としてのクロック信号のスキュ
ーか増大し、誤動作を招くおそれがあった。

そこで、この発明は、上記に鑑みてなされたものであり
、その目的とするところは、信号供給セルと信号受給セ
ル間を接続するセル行配線における配線長のバラツキを
抑制して、信号供給セルから信号受給セルに供給れさる
信号の伝搬遅延時間のバラツキを緩和するようにした半
導体装置を提供することにある。

［発明の構成］ （課題を解決するための手段） 上記目的を達成するために、この発明は、信号受給セル
を含む複数のセルが列方向に配置されたセル行が行方向
に配置されてなるセル行群のそれぞれのセル行に離散的
に配置された複数の信号供給セルと、それぞれのセル行
に配置された前記複数の信号供給セルの出力端とこの複
数の信号供給セルと同一セル行に配置された信号受給セ
ルの入力端を接続配線する複数のセル行配線と、前記そ
れぞれのセル行に配置された複数の信号供給セルのうち
、行方向に対応して配置されたそれぞれ異なるセル行の
信号供給セルの入力端を接続配線する複数のセル行間配
線とから構成される。

（作用） 上記構成において、この発明は、信号受給セルを含むセ
ル行に複数の信号供給セルを＃ｌ散的に配置し、これら
の複数の信号供給セルからセル行配線を介して信号受給
セルに信号を供給するようにしている。

（実施例） 以下、図面を用いてこの発明の詳細な説明する。

第１図はこの発明の一実施例に係わる半導体装置の構成
を示す図である。同図に示す実施例は、第４図に示した
と同様に、スタンダードセル方式により構築される半導
体装置において、１つのセル行に複数のセル化された信
号増幅器を配置し、これらの信号増幅器からクロック信
号を対応するクロック信号受給セルに供給するようにし
たちのである。

第１図において、ＬＳＩのチップ本体１には、列方向に
配置された複数のセルからなるセル行２が行方向に複数
配置され、その周辺にＩ１０セル群４２が配置されさて
いる。

それぞれのセル行２は、略中央部及び両端部にセル化さ
れた信号増幅器３ａ〜３ｃ、４ａ〜４ｃ。

５ａ〜５ｃ、６ａ〜６ｃが配置されている。したがって
、それぞれのセル行２の一方の端部に配置された信号増
幅器３ａ、４ａ、５ａ、６ａとそれぞれのセル行２の略
中央部に配置された信号増幅器３ｂ、４ｂ、５ｂ、６ｂ
及びそれぞれのセル行２の他方の端部に配置された信号
増幅器３ｃ、４ｃ、５ｃ、６ｃはそれぞれ同列となるよ
うに配置されることになる。

それぞれ同列状に配置された信号増幅器３ａ〜６ａ、３
ｂ　〜６ｂ、３ｃ　〜６ｃは、ソノ入力側が対応するセ
ル行間配線７ａ、７ｂ、７ｃを介してＩ１０セル群４２
の駆動セル８に接続され、同一のセル行２に配置された
それぞれの信号増幅器３Ｂ　〜３　ｃ、　　４　　ａ　
〜４　　ｃ、　　５　ａ〜５　ｃ、　　６　ａ　〜６　
ｃは、その出力側が対応するセル行配線９を介して相互
に接続されている。

それぞれのセル行配線９には、対応するセル行２に配置
されたクロック信号受給セル（図中ｘ印で示す）のクロ
ック入力端が接続されている。

このような構成において、同一のセル行２に配置された
それぞれのクロック信号受給セルには、同じセル行２の
略中央部及び両端部に配置された信号増幅器のうち最も
配線距離の短かい信号増幅器から出力されたクロック信
号が与えられることになる。したがって、クロック信号
がクロック受給セルに伝搬されるまでの遅延時間は、信
号増幅器３　ａ　〜６　ａ　、　　３　ｂ　〜６　ｂ　
、　　３　ｃ　〜６　ｃと対応するクロック信号受給セ
ルとのセル行配線９の配線長に依存することになる。す
なわち、クロック信号受給セルの配置に対して信号増幅
器３３〜５ａ。

３ｂ〜６ｂ、３ｃ〜６ｃが配置される位置に左右される
ことになる。

第１図に示した構成において、複数の信号増幅器が１つ
のセル行２内に配置される位置は、次に示すような手順
にしたがって決定される。

まず、セル行配線９において、信号増幅器とこの信号増
幅器か配置されていると同一のセル行２に配置されるク
ロック信号受給セルとの最大配線距離を、クロック信号
のスキューが予め設定した許容値内に抑えられるように
決定し、決定された最大配線距離を越えないように信号
増幅器とクロック信号受給セルが接続配線されるように
、セル行間配線の本数と配線位置を決定し、このセル行
間配線に対応した位置のそれぞれのセル行２に信号増幅
器を配置する。

セル行間配線の本数Ｎは、信号増幅器の出力部から対応
するセル行内のクロック信号受給セルまでの最大配線長
髪及び、セル行の長さしが決まると、次式によって求め
られる。

Ｎ−Ｌ／交　　　　　　　　　　　　　　　　（１）ま
た、最大配線長髪は、次式によって求められる。

Ｔ−１″ＸｒＸ　Ｈｌ−ＸＣ＋ＣＦ）　　±　１（２）
斐−ｎ　１−　　　　　　　　　　　　　　　　　　　
　　　（３）ここで、 Ｔ　：許容遅延時間（スキュー） 髪゛：クロツク信号受給セルの最小間隔「　：単位長さ
当りの配線抵抗 Ｃ：単位長さ当りの配線容量 ＧＦ　：クロック信号受給セルの入力容量ｎ　：最大配
線長文内でのクロック信号受給セルの許容個数 とする。

上式において、セルの自動配置結果からセル行方向にお
けるクロック信号受給セルの最小間隔吏゛が求められる
と、この値と、仕様値として設定される許容遅延時間Ｔ
及びプロセス固有の配線抵抗値「、配線容量Ｃ１クロッ
ク信号受給セルの入力容量ＣＦとから、許容遅延時間Ｔ
を越えない範囲でのクロック信号受給セルの個数ｎが上
記（２）式によって算出される。

また、（２）式によって算出されたｎの値及びクロック
信号受給セルの最小間隔髪′とから最大配線長髪が上記
（３）式によって算出される。

したがって、最大配線長ｌ及び仕様値として与えられる
セル行の長さしとからセル行間緯線の本数Ｎが上記（１
）求められる。

したがって、上記手順によれば、セル行２内における信
号増幅器が配置される位置は、信号増幅器とクロック信
号受給セル間の最大配線距離及びクロック信号受給セル
の配置位置によって決定されるため、信号増幅器は必ず
しも第１図に示すようにセル行２の略中央部と両端部に
配置されるとは限らない。

このようにして、クロック信号受給セルの配置位置に対
して信号増幅器の配置位置を決定し、信号増幅器を配置
しているので、信号増幅器とクロック信号受給セル間の
配線距離のバラツキが抑制されて、クロック信号の伝搬
遅延時間のバラツキが緩和されることになる。

第２図はこの発明の他の実施例を示す図である。

同図に示す実施例の特徴とするところは、第１図に示し
た構成に対して、それぞれのセル行間配線７ａ、７ｂ、
７ｃを任意の配線幅の任意の本数のセル付記！１１０に
よって接続したことにあり、他の構成は同様である。

このような構成にあっては、駆動セル８からそれぞれの
信号増幅器３ａ〜５ａ、３ｂ〜６ｂ、３゜〜６ｃまての
配線抵抗を低減することが可能とナリ、駆動セル８とそ
れぞれの信号増幅器間におけるクロック信号の伝搬遅延
時間のバラツキを緩和することができるとともに、前述
した実施例と同様の効果を得ることかできる。

第３図はこの発明のさらに他の実施例を示す図である。

同図に示す実施例の特徴とするところは、第１図に示し
た構成に対して、同列に配置された信号増幅器３ａ−６
ａ、３ｂ　〜６ｂ、３ｃ　〜６ｃの出力側を適当な配線
幅のセル行間配線１１によって接続し、すべての信号増
幅器に出力側が接続されるようにしたことにあり、他の
構成は第１図と同様である。

このような構成にあっては、それぞれのセル行配線９間
におけるクロック信号の伝搬遅延時間のバラツキを緩和
することかできると共に、前述した実施例と同様の効果
を得ることかできる。

なお、この発明は、上記実施例に限定されることはなく
、例えば伝搬される信号はクロック信号でなくとも、伝
搬遅延時間のバラツキが回路動作に影響を与えるような
信号であれば良い。また、上記した３つの実施例は、適
宜組み合わせて実施するようにしても良い。

［発明の効果］ 以上説明したように、この発明によれば、信号受給セル
を含むセル行に複数の信号供給セルを離散的に配置し、
これらの複数の信号供給セルからセル行配線を介して信
号受給セルに信号を供給するようにしたので、信号供給
セルと信号受給セル間の配線距離のバラツキを抑制する
ことが可能となる。

これにより、信号供給セルから信号受給セルに供給され
る信号における伝搬遅延時間のバラツキを緩和すること
かできるようになり、信号伝搬における遅延時間のバラ
ツキに寄因する」動作を抑制することかできるようにな
る。

【図面の簡単な説明】

第１図はこの発明の一実施例に係わる半導体装置の構成
を示す図、 第２図及び第３図はこの発明の他の実施例に係わる半導
体装置の構成を示す図、 第４図はスタンダードセル方式によって構築された従来
の半導体装置の構成を示す図である。 １・・・チップ本体 ２・・・セル行 ３ａ　〜６ａ、３ｂ　〜６ｂ　　３ｃｍ６ｃ・・・信号
増幅器 ７ａ、７ｂ、７ｃ、１１−セル行間配線８・・・駆動セ
ル ９．１０・・・セル行配線

Claims (3)

【特許請求の範囲】
1. （１）信号受給セルを含む複数のセルが列方向に配置さ
   れたセル行が行方向に配置されてなるセル行群のそれぞ
   れのセル行に離散的に配置された複数の信号供給セルと
   、 それぞれのセル行に配置された前記複数の信号供給セル
   の出力端とこの複数の信号供給セルと同一セル行に配置
   された信号受給セルの入力端を接続配線する複数のセル
   行配線と、前記それぞれのセル行に配置された複数の信
   号供給セルのうち、行方向に対応して配置されたそれぞ
   れ異なるセル行の信号供給セルの入力端を接続配線する
   複数のセル行間配線とを有することを特徴とする半導体
   装置。
2. （２）前記複数のセル行間配線は、前記複数のセル行配
   線とは異なる複数のセル行配線により接続配線されてな
   ることを特徴とする請求項１記載の半導体装置。
3. （３）前記セル行間配線によって入力端が接続配線され
   た信号供給セルは、その出力端が前記複数のセル行間配
   線とは異なるセル行間配線により接続配線されてなるこ
   とを特徴とする請求項１あるいは請求項２記載の半導体
   装置。