JPH04152574A - 平板型光弁駆動用半導体装置の製造方法 - Google Patents

平板型光弁駆動用半導体装置の製造方法

Info

Publication number
JPH04152574A
JPH04152574A JP2277436A JP27743690A JPH04152574A JP H04152574 A JPH04152574 A JP H04152574A JP 2277436 A JP2277436 A JP 2277436A JP 27743690 A JP27743690 A JP 27743690A JP H04152574 A JPH04152574 A JP H04152574A
Authority
JP
Japan
Prior art keywords
thin film
light
film
shielding
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2277436A
Other languages
English (en)
Other versions
JPH0824193B2 (ja
Inventor
Yutaka Hayashi
豊 林
Masaaki Kamiya
昌明 神谷
Yoshikazu Kojima
芳和 小島
Hiroaki Takasu
博昭 鷹巣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP27743690A priority Critical patent/JPH0824193B2/ja
Application filed by Agency of Industrial Science and Technology, Seiko Instruments Inc filed Critical Agency of Industrial Science and Technology
Priority to US07/771,756 priority patent/US5233211A/en
Priority to EP91309495A priority patent/EP0481734B1/en
Priority to DE69131879T priority patent/DE69131879T2/de
Priority to KR1019910018236A priority patent/KR100238640B1/ko
Publication of JPH04152574A publication Critical patent/JPH04152574A/ja
Priority to US08/060,163 priority patent/US5672518A/en
Priority to US08/496,540 priority patent/US5759878A/en
Priority to US08/510,422 priority patent/USRE36836E/en
Publication of JPH0824193B2 publication Critical patent/JPH0824193B2/ja
Priority to US08/834,168 priority patent/US6040200A/en
Priority to US09/089,465 priority patent/US5926699A/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6744—Monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/03—Manufacture or treatment wherein the substrate comprises sapphire, e.g. silicon-on-sapphire [SOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13613—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/105—Materials and properties semiconductor single crystal Si
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/15—Silicon on sapphire SOS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は直８２型表示装置や投影型表示装置等に用いら
れる平板型光弁装置例えばアクティブマトリクス液晶パ
ネルに関する。より詳しくは、液晶パネルの基板として
組込まれ液晶を直接駆動する為の電極及びスイッチング
素子が形成された半導体装置に関する。
〔従来の技術〕
アクティブマトリクス装置の原理は簡単であり、各画素
にスイッチング素子を設け、特定の画素を選択する場合
には対応するスイッチング素子を導通させ、非選択時に
おいてはスイッチング素子を非導通状態にしておくもの
である。このスイッチング素子は液晶パネルを構成する
ガラス基板上に形成されている。従ってスイッチング素
子の薄膜化技術が重要である。このスイッチング素子と
して通常薄膜トランジスタが用いられる。
従来、アクティブマトリクス装置においては薄膜トラン
ジスタはガラス基板上に堆積されたシリコン薄膜の表面
に形成されていた。かかるトランジスタは一般に電界効
果絶縁ゲート型のものが用いられる。この型のトランジ
スタは、シリコン薄膜中に形成されたチャネル領域と、
該チャネル領域を覆う様に形成されたゲート電極とから
構成されている。ゲート電極に所定の電圧を印加する事
により、チャネル領域のコンダクタンスを制御しスイッ
チング動作を行なうものである。
〔発明が解決しようとする課題〕
しかしながら、従来の絶縁ゲート型薄膜トランジスタに
おいては、ゲート電圧を制御してチャネル領域を非導通
状態にしても、薄膜の裏面側を通ってチャネル領域にリ
ーク電流が流れてしまうという問題点があった。所謂バ
ックチャネルであり、アクティブマトリクス装置の正常
な動作が阻害されるという問題点があった。即ち、各画
素を線順次で高速に動作する為には、各スイッチング素
子の導通状態と非導通状態におけるコンダクタンス比が
１０６以上必要であるが、このバックチャネルの為に必
要なスイッチング性能を得る事ができない。
一方、バックチャネルを消滅させることができたさして
も、本半導体装置は光照射下で用いるものであるから、
薄膜トランジスタのチャネル領域に外部から光が入射が
するとそのコンダクタンスが増加し、非導通状態におけ
るドレイン・ソース内のリーク電流となる。このリーク
電流と光を照射しないときのリーク電流の比はチャネル
領域を形成する半導体薄膜が単結晶の様に高品質である
ほど大きくなるという問題点もあった。
〔課題を解決する為の手段〕
上述した従来の問題点に鑑み、本発明はバックチャネル
を有効に防止する事ができ且つ入射光を遮断する事ので
きる構造を有する薄膜トランジスタを備えた平板型光弁
駆動用半導体装置を提供する事を目的とする。
上記目的を達成する為に、本発明にかかる半導体装置は
、透光性材料からなる絶縁性支持基板と、該支持基板の
上に配置された遮光性薄膜と、該遮光性薄膜の上に絶縁
膜を介して配置された半導体薄膜とを含む積層構造を有
する基板を用いて形成される。該支持基板の上には光弁
駆動用透明電極即ち画素電極か配置されている。さらに
、該画素電極を選択的に励起する為のスイッチング素子
が形成されている。このスイッチング素子は、チャネル
領域及び該チャネル領域の導通を制御する為の主ゲート
電極を何する電界効果絶縁ゲート型トランジスタからな
る。チャネル領域は該半導体薄膜中に形成されており、
主ゲート電極は該チャネル領域を覆う様に形成されてい
る。この主ゲート電極とは別に、遮光層が形成されてい
る。この遮光層は、該遮光性薄膜から構成されており、
該チャネル領域に対して主ゲート電極の反対側に配置さ
れている。即ち、トランジスタのチャネル領域は上下か
ら主ゲート電極と遮光層とによって挟持された構造とな
っている。
好ましくは、トランジスタチャネル領域の両側に配置さ
れた主ゲート電極は遮光性材料からなっており、前記遮
光層とともにチャネル領域を外部入射光から略完全に遮
断している。
さらに好ましくは前記遮光層は導電性材料からなってお
り、バックチャネルをなくしている。又バックチャネル
を制御するために遮光層へ電流を与える事もできる。
さらに好ましくはトランジスタのチャネル領域は、シリ
コン単結晶からなる半導体薄膜に形成されており、通常
のＬＳＩ技術を用いてサブミクロンのオーダで加工する
事が可能である。
〔作　　用〕
かかる構成を有する平板型光弁駆動用半導体装置におい
ては、スイッチング素子を構成するトランジスタのチャ
ネル領域のコンダクタンスは半導体薄膜の両面から各々
絶縁膜を介して主副一対のゲート電極によって制御され
る。従って、従来の薄膜トランジスタの様に片面からの
み１個のゲート電極によって制御される構造と異なり、
バックチャネルが生じない。換言すると、本発明にかか
る副ゲート電極はバックチャネルを抑制する為に設けら
れているものである。
加えて、チャネル領域は上Ｆから一対の遮光性ゲート電
極によって覆われているので、光弁装置に入射する光は
画素電極を通過するとともに、チャネル領域においては
略完全に遮断され、光電流の発生を有効に防止している
。
〔実　施　例〕
以下図面を参照して、本発明の好適な実施例を詳細に説
明する。第１図は、平板型光弁駆動用半導体装置の模式
的部分断面図である。図示する様に、本装置は支持基板
１の上に形成された積層構造２を有している。積層構造
２は、遮光性薄膜と、該遮光性薄膜の上に絶縁膜を介し
て配置された半導体薄膜とを含んでいる。積層構造２で
ある複合ｕ板の表面には光弁駆動用透明電極即ち画素電
極３が形成されている。そして、積層構造２には画素電
極３を選択的に励起する為のスイッチング素子４が対応
的に形成されている。スイッチング素子４は、半導体薄
膜中に互いに離間して形成されたドレイン領域５及びソ
ース領域６を具備している。ドレイン領域５は信号線７
と結線しており、ソース領域６は対応する画素電極３に
結線されている。又、ドレイン領域５とソース領域６の
間にはチャネル領域７が設けられている。チャネル領域
７の表面側にはゲート絶縁膜８を介して主ゲート電極９
が形成されている。主ゲート電極９は図示しない走査線
に結線されているとともに、チャネル領域７のコンダク
タンスを制御しスイッチング素子４のオンオフ動作を実
行する。該チャネル領域７の裏面側には、絶縁膜１０を
介して遮光層１１が配置されている。即ち、遮光層１１
はチャネル領域７に対して主ゲート電極９の反対側に配
置されている。この遮光層１１は前述した遮光性薄膜か
ら構成されている。この遮光性薄膜が同時に導電性であ
る場合は、遮光層１１はバックチャネルを制御する副ゲ
ート電極ともなる。
チャネル領域７の両側に配置された一対の主副ゲート電
極９及び１１は遮光性材料から構成されているので、チ
ャネル領域７に入射する光を完全に遮断している。
又本実施例においては、チャネル領域７はシリコン単結
晶からなる半導体薄膜に形成されており、通常のＬＳＩ
加工技術が直接適用できるのでそのチャネル長をサブミ
クロンのオーダにまで微細化する事が可能である。
第２図は本発明にかかる平板型光弁駆動用半導体装置の
製造に用いられる複合基板の模式的部分断面図である。
図示する様に、複合基板は支持基板１とその上に形成さ
れた積層構造２とからなっている。先ず、支持基数１は
透光性の絶縁材料例えば酸化シリコンを主成分とする耐
熱性の石英あるいは、酸化アルミニウムから構成されて
いる。
酸化アルミニウムは熱膨張係数がシリコンに近く、応力
が発生しにくい点で優れている。又、単結晶も形成でき
る為、その上に単結晶半導体膜をヘテロエピタキシャル
成長する事もできる。次に、積層構造２は、支持基板１
の上に配置された遮光性薄膜２１と、該遮光性薄膜２１
の上に配置された絶縁膜２２と、該絶縁膜２２の上に配
置されているとともに支持基板１に対して接着された単
結晶材料からなる半導体薄膜２３とを含んでいる。該遮
光性薄膜２１は導電性材料からなり、例えばポリシリコ
ンが用いられる。あるいは、ポリシリコンの単層膜に代
えて、ゲルマニウム又はシリコンゲルマニウム又はシリ
コンの単層膜あるいは少なくとも１層のゲルマニウム又
はシリコンゲルマニウムを含むシリコンの多層膜を用い
る事もできる。さらには、これら半導体材料に代えてシ
リサイド、アルミニウム等の金属膜を用いる事もできる
。又、支持基板として酸化アルミニウム、即ちサファイ
ヤを用いた場合には、その上にヘテロエピタキシャル成
長したシリコン単結晶を遮光膜として用いる事もできる
。
積層構造２は、支持基板１と遮光性薄膜２１の間に介在
する下地Ｍ２４を含んでいても良い。この下地膜２４は
支持基板１と積層構造２の間の密着性を向上させる為に
設けられている。例えば、支持基板１が酸化シリコンを
主成分とする石英で構成されている場合には、下地膜２
４として酸化シリコンを用いる事ができる。又、支持基
板１からの不純物を阻止する機能も下地膜にもたせる場
合は窒化シリコン又はオキシナイトライド、又はそのう
ちの少なくとも１つと酸化シリコンとの多層膜とする。
特にオキシナイトライドは応力の調節ができるので有用
である。
次に、絶縁膜２２は後に遮光性薄膜２１から構成される
副ゲート電極に対するゲート絶縁膜として用いられるも
のであり、例えば酸化シリコン又は窒化シリコンから構
成される。あるいは、絶縁膜２２は窒化シリコンと酸化
シリコンの多層膜から構成する事もできる。
積層構造２の上部に位置する半導体薄膜２３は例えばシ
リコンから構成される。このシリコンは単結晶、多結晶
あるいは非晶質の材料を用いる事ができる。非晶質シリ
コン薄膜あるいは多結晶シリコン薄膜は化学気相成長法
を用いてガラス基板上に容易に堆積できるので比較的大
画面のアクティブマトリクス装置を製造する場合に適し
ている。
非晶質シリコン薄膜を用いれば、３インチから１００イ
ンチ程の面積を有するアクティブマトリクス液晶装置を
製造する事ができる。特に、非晶質シリコン薄膜は３５
０℃以下の低温で形成できる為、大面積液晶パネルに適
している。又、多結晶シリコン薄膜を用いた場合には２
インチ程度の小型液晶パネルを製造する事ができる。
しかしながら、多結晶シリコン薄膜を用いた場合には、
微細半導体加工技術を適用してサブミクロンのオーダの
チャネル長を有するトランジスタを形成すると素子定数
の再現性が悪く、バラツキも大きくなる。更に、非晶質
シリコンの場合は、サブミクロン加工技術を用いても高
速スイッチは期待できない。これに対して、シリコン単
結晶からなる半導体薄膜を用いた場合には、微細半導体
加工技術を直接適用する事ができスイッチング素子の集
積密度を著しく向上でき、超微細な光弁装置を得る事が
できる。
たとえスイッチング素子がミクロンオーダーのチャネル
長でもチャネル移動度が大きいので、高速動作を可能と
する。さらにこれらのスイッチング素子を制御する周辺
回路を同一支持基板上に高感度に集積可能となり、高速
でスイッチング素子アレーを制御できるので、高精細動
画像表示には不可欠となる。
次に第３図を参照して、本発明にかかる半導体装置の製
造方法を詳細に説明する。先ず、第３図（＾）に示す工
程において、複合基板が準備される。
即ち、研磨した石英板からなる支持基板１の上に、先ず
化学気相成長法あるいはスパッタリングを用いて酸化シ
リコンからなる下地膜２４を形成する。
下地膜２４の上に、化学気相成長法を用いてポリシリコ
ンからなる遮光性薄膜２１を堆積する。続いて遮光性薄
膜２１の上に熱酸化法あるいは化学気相成長法を用いて
酸化シリコンからなる絶縁膜２２を形成する。最後に、
絶縁膜２２の上にシリコン単結晶からなる半導体薄膜２
３を形成する。この半導体薄膜２３は単結晶シリコン半
導体基板を絶縁膜２２に対して接着した後数ｌ郡の厚さ
まで研磨する事により得られる。用いられる単結晶シリ
コン半導体基板はＬＳＩ製造に用いられる高品質のシリ
コンウェハを用いる事が好ましく、その結晶方位はｒｌ
ｏＯＪＯ１０±１．０の範囲の一様性を有し、その単結
晶格子欠陥密度は５００個／Ｃシ以下である。かかる物
理特性を有するシリコンウェハの表面を先ず精密に平滑
仕上げする。続いて、平滑仕上げされた面を絶縁膜２２
に対して重ね合わせ加熱する事によりシリコンウェハと
支持基板１を互いに熱圧着する。
この熱圧着処理によりシリコンウェハと支持基板１は互
いに強固に固着される。この状態で、シリコンウェハを
所望の厚みになるまで研磨加工するのである。尚研磨処
理に代えてエツチング処理を行なっても良い。この様に
して得られたシリコン単結晶半導体薄膜２３はシリコン
ウェハの品質が実質的にそのまま保存されるので結晶方
位の一様性や格子欠陥密度に関して極めて優れた半導体
基板材料を得る事ができる。
なおシリコンウェハの熱圧着した面は現状の技術では電
気的な欠陥が多少残るので、次の様な工程が更に好まし
い。すなわち単結晶ウェハに熱酸化又はＣＶＤによりＳ
　ｒ　０２を形成する。続いてＣＶＤによりポリシリコ
ンを形成し、必要ならば表面（１摩を行なう。続いて順
に熱酸化又はＣＶＤによるＳｉＯ２，ＣｖＤによるシリ
コン窒化膜及び熱酸化又はＣＶＤによるＳ　ｉｏ　２を
形成する。
このシリコンウェハを石英支持基板又はＣＶＤ。
Ｓ　ｉＯ２のコートされた石英支持基板上に熱圧着し、
シリコンウェハの研摩を行なう。
次に第３図（Ｂ）に示す工程において、下地膜２４を除
く積層構造２を逐次エツチングし、最下層即ち下地膜２
４の上に遮光性薄膜２１からなる遮光層１１を形成する
。この時同時に、遮光層１１の上には絶縁膜２２からな
るゲート酸化膜１０も形成される。この遮光層１１の形
成は複合基板の全面に感光膜２６を被覆した後所望の形
状にパタニングし、パタニングされた感光膜２６をマス
クとして選択的にエツチングを行なう事により得られる
。
続いて第３図（Ｃ）に示す工程において、パタニングさ
れた遮光層１１及びゲート酸化Ｈ１０の２層構造の上に
、素子領域２５が形成される。素子領域２５は、半導体
薄膜２３のみを所望の形状に選択的にエツチングする事
により得られる。このエツチングは、素子領域の形状に
合わせてパタニングされた感光８２８をマスクとして半
導体薄膜２３を°選択的にエツチングする事により行な
われる。
さらに第３図（Ｄ）に示す工程において、感光膜２６を
除去した後露出された半導体薄膜２３の表面を含めて全
体的に熱酸化膜形成処理を施こす。この結果、半導体薄
膜２３の表面にはゲート酸化膜８が形成される。
続いて第３図（Ｃ）に示す工程において、素子領域２５
を覆う様に化学気相成長法により多結晶シリコン膜を堆
積する。この多結晶シリコン膜を所父の形状にパタニン
グされた感光膜（図示せず）１用いて選択的にエツチン
グし主ゲート電極９を構成する。この主ゲート電極９は
ゲート酸化膜８苓介して半導体薄膜２３の上に配置され
る。
第３図（Ｆ）に示す工程において、主ゲート主補９をマ
スクとしてゲート酸化膜８を介して不純彰のイオン注入
を行ない、半導体薄膜２３の中にドしイン領域５及びソ
ース領域６を形成する。この靭果、主ゲート電極９の下
方においてドレイン領〜５とソース領域６の間に不純物
の注入されてい１゜いトランジスタチャネル領域７が設
けられる。
続いて、第３図（Ｇ）に示す工程において、素７領域を
覆う様に保護膜２７を形成する。この結果、遮光層１１
及び主ゲート電極９を含むスイッチング素子は保護膜２
７の中に埋設される。
最後に第３図（ｔｌ）に示す工程において、ソース領域
６の上にあるゲート酸化膜８の一部を除去してコンタク
トホールを形成しこの部分を覆う様に透明画素電極３を
形成する。画素電極３は例えばＩＴＯ等からなる透明材
料から構成される。加えて画素電極３の下側に配置され
ている保護膜２７も例えば酸化シリコンから構成できる
ので透明であり、さらにその下側に配置されている石英
ガラスからなる支持基板１も透明である。従って、画素
電極３、保護膜２７及び石英ガラス支持基板１からなる
３層構造は光学的に透明であり透過型の光弁装置に利用
可能である。
逆にチャネル領域７を上下から挾む一対の主副ゲート電
極９及び１１はポリシリコンから構成されており光学的
に不透明である為入射光を遮断できチャネル領域に流れ
るリーク電流を防止している。
完全に遮断する為にはシリコン、ゲルマニウム等低バン
ドギャップの材料を使う。
上述した様に、第３図に示す製造方法においては、高品
質の単結晶シリコンからなる半導体薄膜２３に対して６
００℃以上の高温を用いた成膜処理、高解象度のフォト
リソエツチング及びイオン注入処理等を施こす事により
ミクロンオーダあるいはサブミクロンオーダのサイズを
有する電界効果型絶縁ゲートトランジスタを形成する事
が可能である。用いるシリコン単結晶膜は極めて高品質
であるので得られた絶縁ゲート型トランジスタの電気特
性も優れている。同時に、画素電極３も微細化技術によ
りミクロンオーダの寸法で形成する事ができるので高密
度且つ微細な構造を有するアクティブマトリクス液晶用
半導体装置を製造する事ができる。
第３図の場合は、単結晶半導体Ｗｋ２３を熱圧着方法に
より形成した例についての実施例であった。
単結晶半導体膜を熱圧着でなく、エピタキシャル方法に
よって形成する場合の実施例を第４図を用いて説明する
。先ず、サファイヤの様な透明な酸化アルミニウム１０
１を第４図（＾）の様に支持基板として用いる。次に、
第４図（Ｂ）の如く、酸化アルミニウムＩ（１１の結晶
を種としてシリコン単結晶膜１０２をヘテロエピタキシ
ャル成長する。酸化アルミニウムは、多結晶の場合には
その熱膨張係数が石英に比ベシリコンの値に近い。従っ
て、第３図に示した実施例の支持基板に多結晶酸化アル
ミニウムを用いた場合には、熱応力が小さく、その上に
形成されている単結晶シリコン膜の結晶性を半導体プロ
セスの高温処理を介しても維持できる。
第４図においては、単結晶酸化アルミニウムを用いてい
る為、第４図（Ｂ）の様に１１１結晶シリコン膜１０２
をヘテロエピタキシャル成長する事ができる。次に、成
長した単結晶シリコン膜＋０２を第４図（Ｃ）のト１に
パタニングして遮光膜１１１を形成する。次に第４図（
Ｄ）の様に絶縁膜用りを形成し、さらに、その一部に穴
１１２をあけ、第４図（Ｅ）の様に単結晶シリコン膜Ｉ
１１の表面を出す。次に、非晶質あるいは多結晶の半導
体Ｍ　１２３を第４図（１’）の様に形成する。穴１１
２では、単結晶シリコン膜１１１と半導体膜１２３が接
している。この状態で高温熱処理を行うと、穴の部分の
単結晶シリコン膜域１２３Ａは単結晶化する。単結晶化
されない領域１２３Ｂは多結晶状態になっている。この
エピタキシャル成長は、第４図（Ｆ）においては先ず多
結晶半導体膜１２３を形成し、熱処理によってラテラル
エピ成長した例を示したが、第４図（Ｅ）の状態からガ
スソースエピタキシャル成長、あるいは、液相エピタキ
シャル成長しても第４図（Ｇ）の様に単結晶半導体膜を
形成できる。半導体膜としては、シリコン、Ｇ　ａ　Ａ
　ｓ膜が可能である。次に、第４図（）Ｉ）に示す様に
、トランジスタの基板になる領域１２４をパタニングす
る。次に、第４図（１）の様にゲート絶縁膜１０８を形
成し、最終的に、第４図（Ｊ）の様に透明電極１０３を
ドレイン領域１０６に接続したトランジスタを形成する
。ソース領域１０５とドレイン領域１０８との間のチャ
ネル領域１０７のコンダクタンスは、ゲート電極１２５
と遮光膜１．１１によって制御できる。第４図（Ｊ）に
おいては、遮光膜Ｉｌｌがソース領域１０５と接続した
例を示したが、その必要はない。第４図（Ｇ）において
ラテラルエビ成長は、３〜５ρと充分長く単結晶領域を
形成するので、第４図（ハの様に単結晶のトランジスタ
を絶縁膜の上に形成できる。
最後に第５図を参照して本発明にかかる半導体装置を用
いて組立てられた光弁装置の例を説明する。図示する様
に、光弁装置は半導体装置２８と、該半導体装置２８に
対向配置された対向Ｗ板２９と、半導体装置２８と対向
基板２９の間に配置された電気光学物質層例えば液晶層
３０等から構成されている。
半導体装置２８には画素を規定する画素電極あるいは駆
動電極３と、所定の信号に応じて該駆動電極３を励起す
る為のスイッチング素子４とが形成されている。
半導体装置２８は例えば石英ガラスからなる支持基板１
と支持基板１の上に形成された積層構造２とからなって
いる。加えて、支持基板１の裏面側には偏光板３１が接
着されている。そしＣ、スイッチング素子４は積層構造
２に含まれる単結晶シリコン半導体薄膜に形成されてい
る。このスイッチング素子４はマトリクス状に配置され
た複数の電界効果型絶縁ゲートトランジスタから構成さ
れている。トランジスタのソース領域は対応する画素電
極３に接続されており、同じく主ゲート電極は走査線３
２に接続されており、同じくドレイン電極は信号線７に
接続されている。半導体装置２８はさらにＸドライバ３
３を含み列状の信号線７に接続されている。さらに、Ｙ
ドライバ３４を含み行状の走査線３２に接続されている
。又、対向基板２９はガラス基板３５と、ガラス基板３
５の外側面に接着された偏光板３６と、ガラス基板３５
の内側面に形成された対向電極あるいは共通電極３７と
から構成されている。
図示しないが、各スイッチング素子４に含まれる遮光層
又は副ゲート電極も好ましくは主ゲート電極と共通に走
査線３２に接続されている。かかる結線により、スイッ
チング素子を構成するトランジスタのチャネル領域に流
れるリーク電流を有効に防止する事ができる。あるいは
、遮光層は対応するトランジスタのソース領域又はドレ
イン領域に結線する事もできる。何れにしても、遮光層
に所定の電圧を印加する事によりバックチャネルに基づ
くリーク電流を有効に防止する事ができる。
さらには、遮光層に印加される電圧を制御する事により
チャネル領域の閾ｒｆＬ電圧を所望の値に設定する事も
可能である。
次に第５図を参照して上述した構成を有する光弁装置の
動作を詳細に説明する。個々のスイッチング素子４の主
副ゲート電極は共通に走査線３２に接続されており、Ｙ
ドライバ３４によって走査信号が印加され線順次で個々
のスイッチング素子４の導通及び遮断を制御する。Ｘド
ライバ３３から出力されるデータ信号は信号線７を介し
て導通状態にある選択されたスイッチング素子４に印加
される。印加されたデータ信号は対応する画素電極３に
伝えられ、画素電極を励起し液晶層３０に作用してその
透過率を実質的に１００％とする。一方、非選択時にお
いてはスイッチング素子４は非導通状態となり画素電極
に書込まれたデータ信号を電荷として維持する。尚液晶
層３０は比抵抗が高く通常は容量性として動作する。
これらスイッチング素子４のスイッチング性能を表わす
ためにオン／オフ電流比が用いられる。
液晶動作に必要な電流比は書込み時間と保持時間から簡
単に求められる。例えばデータ信号がテレビジョン信号
である場合には、１走査線期間の約６０μｓｅｃの間に
データ信号の９０％以上を書込まねばならない。一方、
１フイ一ルド期間である約ｌＥｓ５ｅｃで電荷の９０％
以上を保持しなければならないその結果、電流比は５桁
以上必要となる。この点本発明によればチャネル領域は
主副ゲート電極によって両面からそのコンダクタンスが
制御される構造となっているので、オフ時におけるリー
ク電流は実質的に完全に除去されている。かかる構造を
有するスイッチング素子のオン／オフ比は６桁以上を十
分に確保する事ができる。従って、極めて高速な信号応
答性を有するアクティブマトリクスタイプの光弁装置を
得る事ができる。
〔発明の効果〕
上述した様に、本発明によればトランジスタチャネル領
域の両側に配置された一対の主副ゲート電極をポリシリ
コン等の遮光性材料で構成する事によりチャネル領域を
外部入射光から有効に遮断する事ができ光電効果に基づ
くリーク電流の発生を有効に防止する事ができるという
効果がある。さらに、半導体薄膜に形成されたトランジ
スタチャネル領域を上下から主ゲート電極及び導電性材
料からなる遮光層すなわち副ゲート電極により制御する
構造としたので、所謂バックチャネルを有効に防止する
事ができ、極めてオン／オフ比の優れた薄膜トランジス
タを得る事ができる。この結果、非常に高速応答性に優
れた且つ誤動作のない平板型光弁駆動用半導体装置を得
る事ができるという効果がある。加えて、電界効果絶縁
ゲート型トランジスタからなるスイッチング素子をシリ
コン単結晶より構成される半導体薄膜に形成する事によ
り、超微細且つ超高密度の平板型光弁駆動用半導体装置
を得る事ができるという効果もある。
【図面の簡単な説明】
第１図は平板型光弁駆動用半導体装置の構造を示す模式
的部分断面図、第２図はかかる半導体装置の製造に用い
られる複合基板の構造を示す模式的部分断面図、第３図
及び第４図は平板型光弁駆動用半導体装置の製造工程を
示すそれぞれ別の模式的工程図、及び第５図は本半導体
装置を用いて構成された平板型光弁装置の構造を示す模
式的分解斜視図である。 １・・・支持基板 ３・・・画素電極 ５・・・ドレイン領域 ７・・・チャネル領域 ９・・・主ゲート電極 １１・・・遮光層 ２２・・・絶縁膜 ２４・・・下地膜 ２・・・積層構造 ４・・・スイッチング素子 ６・・・ソース領域 ８・・・ゲート酸化膜 １０・・・ゲート酸化膜 ２１・・・遮光性薄膜 ２３・・・半導体薄膜 出　　願　　人 指定代理人 代 理 人 工　　　業　　　技　　　術　　　院　　　長セイコー
電子工業株式会社 工業技術院電子技術総合研究所長 相　　　　木　　　　　　　　寛 弁理士　　林　　　敬　　之　　助 第１図 第２図 第４図 第４図

Claims (1)

  1. 【特許請求の範囲】 １、支持基板と、該支持基板の上に配置された遮光性薄
    膜と、該遮光性薄膜の上に絶縁膜を介して配置された半
    導体薄膜とを含む積層構造を有する複合基板と、 該複合基板の上の少なくとも前記遮光性薄膜をとり除い
    た部分上に配置された光弁駆動用透明電極と、 該半導体薄膜に形成されたチャネル領域及び該チャネル
    領域の導通を制御する為の主ゲート電極を有するトラン
    ジスタからなり、該透明電極を選択的に励起する為のス
    イッチング素子と、 該遮光性薄膜から構成されており該チャネル領域に対し
    て該主ゲート電極の反対側に配置された遮光層とからな
    る半導体装置。 ２、遮光層は導電性材料からなる請求項１に記載の半導
    体装置。 ３、該支持基板は、酸化アルミニウムで形成されている
    請求項１に記載の半導体装置。 ４、該チャネル領域は、シリコン単結晶からなる半導体
    薄膜に形成されている請求項１に記載の半導体装置。 ５、透光性の絶縁材料からなる支持基板と、該支持基板
    の上に配置された遮光性薄膜と、該遮光性薄膜の上に配
    置された絶縁膜と、該絶縁膜の上に配置されているとと
    もに該絶縁膜に対して接着された単結晶材料からなる半
    導体薄膜とを含む積層構造を有する複合基板。 ６、該遮光性薄膜は導電性材料からなる請求項５に記載
    の複合基板。 ７、該遮光性薄膜はポリシリコンからなる請求項６に記
    載の複合基板。 ８、該遮光性薄膜は支持基板からヘテロエピタキシャル
    成長したシリコン単結晶であり、該半導体薄膜は、該遮
    光性薄膜からエピタキシャル成長したものであることを
    特徴とする請求項５に記載の複合基板。 ９、該遮光性薄膜はゲルマニウムとシリコンゲルマニウ
    ムとシリコンのうち少なくとも１つを含む単層膜又は多
    層膜である請求項６に記載の複合基板。 １０、該積層構造は支持基板と遮光性薄膜の間に介在す
    る下地膜を含んでいる請求項５に記載の複合基板。 １１、該下地膜はオキシナイトライドからなる請求項１
    ０に記載の複合基板。 １２、該下地膜は酸化シリコンからなり、該支持基板は
    酸化シリコンを主成分とする石英である請求項１０に記
    載の複合基板。 １３、該絶縁膜は窒化シリコンからなる請求項５に記載
    の複合基板。 １４、該絶縁膜は酸化シリコンからなる請求項５に記載
    の複合基板。 １５、該絶縁膜は窒化シリコンと酸化シリコンの多層膜
    である請求項５に記載の複合基板。 １６、該半導体薄膜はシリコン単結晶薄膜からなる請求
    項５に記載の複合基板。 １７、支持基板の上に順に重ねられた遮光性薄膜、絶縁
    膜、及び半導体薄膜を含む積層を有する基板を準備する
    工程と、 該積層をエッチングし、下層に遮光性薄膜からなる遮光
    層を形成する工程と、 該遮光層上に絶縁膜を介して配置された半導体薄膜に対
    して、チャネル領域及び該チャネル領域を覆う主ゲート
    電極を含むトランジスタからなるスイッチング素子を形
    成する工程と、 該支持基板上において対応するスイッチング素子に結線
    された光弁駆動用透明電極を形成する工程とからなる半
    導体装置の製造方法。
JP27743690A 1990-10-16 1990-10-16 平板型光弁駆動用半導体装置の製造方法 Expired - Lifetime JPH0824193B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP27743690A JPH0824193B2 (ja) 1990-10-16 1990-10-16 平板型光弁駆動用半導体装置の製造方法
US07/771,756 US5233211A (en) 1990-10-16 1991-10-04 Semiconductor device for driving a light valve
EP91309495A EP0481734B1 (en) 1990-10-16 1991-10-15 Light valve device
DE69131879T DE69131879T2 (de) 1990-10-16 1991-10-15 Lichtventil Vorrichtung
KR1019910018236A KR100238640B1 (ko) 1990-10-16 1991-10-16 반도체장치 및 그 제조방법
US08/060,163 US5672518A (en) 1990-10-16 1993-05-07 Method of fabricating semiconductor device having stacked layered substrate
US08/496,540 US5759878A (en) 1990-10-16 1995-06-29 Method of fabricating semiconductor device having epitaxially grown semiconductor single crystal film
US08/510,422 USRE36836E (en) 1990-10-16 1995-08-02 Semiconductor device for driving a light valve
US08/834,168 US6040200A (en) 1990-10-16 1997-04-14 Method of fabricating semiconductor device having stacked-layered substrate
US09/089,465 US5926699A (en) 1990-10-16 1998-06-02 Method of fabricating semiconductor device having stacked layer substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27743690A JPH0824193B2 (ja) 1990-10-16 1990-10-16 平板型光弁駆動用半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2434395A Division JP2835580B2 (ja) 1995-02-13 1995-02-13 平板型光弁駆動用半導体装置

Publications (2)

Publication Number Publication Date
JPH04152574A true JPH04152574A (ja) 1992-05-26
JPH0824193B2 JPH0824193B2 (ja) 1996-03-06

Family

ID=17583540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27743690A Expired - Lifetime JPH0824193B2 (ja) 1990-10-16 1990-10-16 平板型光弁駆動用半導体装置の製造方法

Country Status (5)

Country Link
US (6) US5233211A (ja)
EP (1) EP0481734B1 (ja)
JP (1) JPH0824193B2 (ja)
KR (1) KR100238640B1 (ja)
DE (1) DE69131879T2 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999030370A1 (fr) * 1997-12-09 1999-06-17 Seiko Epson Corporation Dispositif a semi-conducteur et procede de fabrication, dispositif electro-optique et procede de fabrication, et appareil electronique y ayant recours
JP2001249362A (ja) * 1999-12-27 2001-09-14 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置
US6335540B1 (en) 1993-06-24 2002-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for fabricating the same
US6340830B1 (en) 1992-06-09 2002-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP2002221738A (ja) * 1997-02-27 2002-08-09 Seiko Epson Corp 表示領域を備えた基板、液晶装置及び投写型表示装置
US6835586B2 (en) 1998-12-25 2004-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6914302B2 (en) 1998-12-18 2005-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100529811B1 (ko) * 1997-02-27 2006-03-20 세이코 엡슨 가부시키가이샤 액정장치와그제조방법및투사형표시장치
US7027109B2 (en) 2001-08-03 2006-04-11 Nec Corporation TFT array substrate and active-matrix addressing liquid-crystal display device
US7276730B2 (en) 1998-12-28 2007-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a pixel matrix circuit that includes a pixel TFT and a storage capacitor
JP2011216759A (ja) * 2010-04-01 2011-10-27 Seiko Epson Corp 結晶化シリコン層の製造方法、半導体装置の製造方法、電気光学装置の製造方法、半導体装置、電気光学装置および投射型表示装置
US8158980B2 (en) 2001-04-19 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a pixel matrix circuit that includes a pixel TFT and a storage capacitor
JP2014039009A (ja) * 2012-08-10 2014-02-27 Samsung Display Co Ltd 薄膜トランジスタ基板及びその製造方法
KR20190088934A (ko) * 2019-07-17 2019-07-29 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP2024527208A (ja) * 2021-06-29 2024-07-24 京東方科技集團股▲ふん▼有限公司 表示基板及びその製造方法、表示装置
JP2024528526A (ja) * 2021-06-29 2024-07-30 京東方科技集團股▲ふん▼有限公司 表示基板及びその製造方法、表示装置

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0824193B2 (ja) * 1990-10-16 1996-03-06 工業技術院長 平板型光弁駆動用半導体装置の製造方法
US5347154A (en) * 1990-11-15 1994-09-13 Seiko Instruments Inc. Light valve device using semiconductive composite substrate
US5499124A (en) * 1990-12-31 1996-03-12 Vu; Duy-Phach Polysilicon transistors formed on an insulation layer which is adjacent to a liquid crystal material
US5256562A (en) * 1990-12-31 1993-10-26 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US6143582A (en) 1990-12-31 2000-11-07 Kopin Corporation High density electronic circuit modules
US5475514A (en) * 1990-12-31 1995-12-12 Kopin Corporation Transferred single crystal arrayed devices including a light shield for projection displays
US6593978B2 (en) 1990-12-31 2003-07-15 Kopin Corporation Method for manufacturing active matrix liquid crystal displays
US6627953B1 (en) 1990-12-31 2003-09-30 Kopin Corporation High density electronic circuit modules
JP3556679B2 (ja) * 1992-05-29 2004-08-18 株式会社半導体エネルギー研究所 電気光学装置
US5317433A (en) * 1991-12-02 1994-05-31 Canon Kabushiki Kaisha Image display device with a transistor on one side of insulating layer and liquid crystal on the other side
JP3092761B2 (ja) * 1991-12-02 2000-09-25 キヤノン株式会社 画像表示装置及びその製造方法
US6511187B1 (en) 1992-02-20 2003-01-28 Kopin Corporation Method of fabricating a matrix display system
JP2821830B2 (ja) * 1992-05-14 1998-11-05 セイコーインスツルメンツ株式会社 半導体薄膜素子その応用装置および半導体薄膜素子の製造方法
US5923071A (en) * 1992-06-12 1999-07-13 Seiko Instruments Inc. Semiconductor device having a semiconductor film of low oxygen concentration
CN100465742C (zh) 1992-08-27 2009-03-04 株式会社半导体能源研究所 有源矩阵显示器
EP0853254A3 (en) * 1992-09-11 1998-10-14 Kopin Corporation Liquid crystal display
KR100268007B1 (ko) * 1992-12-22 2000-10-16 구본준 액정표시소자 제조방법
US5982002A (en) * 1993-01-27 1999-11-09 Seiko Instruments Inc. Light valve having a semiconductor film and a fabrication process thereof
JP3644980B2 (ja) * 1993-09-06 2005-05-11 株式会社ルネサステクノロジ 半導体装置の製造方法
US6004865A (en) 1993-09-06 1999-12-21 Hitachi, Ltd. Method of fabricating multi-layered structure having single crystalline semiconductor film formed on insulator
US7081938B1 (en) * 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JPH07159974A (ja) * 1993-12-09 1995-06-23 Ryoden Semiconductor Syst Eng Kk パターン転写マスクおよびその製造方法
JPH07302912A (ja) 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP2900229B2 (ja) * 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US5834327A (en) 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
JPH0943628A (ja) * 1995-08-01 1997-02-14 Toshiba Corp 液晶表示装置
US6800875B1 (en) 1995-11-17 2004-10-05 Semiconductor Energy Laboratory Co., Ltd. Active matrix electro-luminescent display device with an organic leveling layer
TW384412B (en) * 1995-11-17 2000-03-11 Semiconductor Energy Lab Display device
TW309633B (ja) * 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
JP2734444B2 (ja) * 1996-03-22 1998-03-30 日本電気株式会社 液晶表示装置
JP3565983B2 (ja) * 1996-04-12 2004-09-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3082679B2 (ja) * 1996-08-29 2000-08-28 日本電気株式会社 薄膜トランジスタおよびその製造方法
KR100248507B1 (ko) * 1997-09-04 2000-03-15 윤종용 소이 트랜지스터 및 그의 제조 방법
JP3750303B2 (ja) * 1997-09-11 2006-03-01 ソニー株式会社 液晶表示装置
JPH11160734A (ja) * 1997-11-28 1999-06-18 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
US6004837A (en) * 1998-02-18 1999-12-21 International Business Machines Corporation Dual-gate SOI transistor
JP3980167B2 (ja) * 1998-04-07 2007-09-26 株式会社日立製作所 Ｔｆｔ電極基板
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000111945A (ja) * 1998-10-01 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
US6492190B2 (en) 1998-10-05 2002-12-10 Sony Corporation Method of producing electrooptical device and method of producing driving substrate for driving electrooptical device
JP3141860B2 (ja) * 1998-10-28 2001-03-07 ソニー株式会社 液晶表示装置の製造方法
EP1020920B1 (en) * 1999-01-11 2010-06-02 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a driver TFT and a pixel TFT on a common substrate
US6475836B1 (en) 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP3086906B1 (ja) * 1999-05-28 2000-09-11 工業技術院長 電界効果トランジスタ及びその製造方法
US6358759B1 (en) * 1999-07-16 2002-03-19 Seiko Epson Corporation Method for manufacturing electro-optical device, electro-optical device, and electronic equipment
JP2001066631A (ja) * 1999-08-25 2001-03-16 Sony Corp 液晶表示装置およびその製造方法
JP4403329B2 (ja) * 1999-08-30 2010-01-27 ソニー株式会社 液晶表示装置の製造方法
TW478014B (en) * 1999-08-31 2002-03-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing thereof
JP4700156B2 (ja) * 1999-09-27 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP3524029B2 (ja) * 2000-01-04 2004-04-26 インターナショナル・ビジネス・マシーンズ・コーポレーション トップゲート型ｔｆｔ構造を形成する方法
US6780687B2 (en) * 2000-01-28 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a heat absorbing layer
TW495854B (en) * 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
CN1203360C (zh) * 2000-04-21 2005-05-25 精工爱普生株式会社 电光学装置、投影显示装置及电光学装置的制造方法
US6563131B1 (en) 2000-06-02 2003-05-13 International Business Machines Corporation Method and structure of a dual/wrap-around gate field effect transistor
US6542205B2 (en) * 2000-08-04 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
DE10065895C1 (de) * 2000-11-17 2002-05-23 Infineon Technologies Ag Elektronisches Bauteil mit Abschirmung und Verfahren zu seiner Herstellung
JP4210041B2 (ja) * 2001-03-30 2009-01-14 東京エレクトロン株式会社 熱処理装置
JP4212255B2 (ja) * 2001-03-30 2009-01-21 株式会社東芝 半導体パッケージ
JP3909583B2 (ja) * 2001-08-27 2007-04-25 セイコーエプソン株式会社 電気光学装置の製造方法
JP4798907B2 (ja) * 2001-09-26 2011-10-19 株式会社半導体エネルギー研究所 半導体装置
JP2003243668A (ja) * 2001-12-12 2003-08-29 Seiko Epson Corp 電気光学装置、液晶装置ならびに投射型表示装置
JP4179800B2 (ja) * 2002-05-24 2008-11-12 ソニー株式会社 表示装置及びその製造方法
US6919238B2 (en) * 2002-07-29 2005-07-19 Intel Corporation Silicon on insulator (SOI) transistor and methods of fabrication
JP4051237B2 (ja) * 2002-07-30 2008-02-20 株式会社 日立ディスプレイズ 液晶表示装置
TWI242680B (en) * 2002-07-30 2005-11-01 Hitachi Displays Ltd Liquid crystal display device
US7453129B2 (en) * 2002-12-18 2008-11-18 Noble Peak Vision Corp. Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry
JP3744521B2 (ja) * 2003-02-07 2006-02-15 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2005109148A (ja) * 2003-09-30 2005-04-21 Sanyo Electric Co Ltd 半導体装置
KR100692685B1 (ko) * 2003-12-29 2007-03-14 비오이 하이디스 테크놀로지 주식회사 반사투과형 액정표시장치용 어레이 기판 및 그의 제조 방법
KR100538150B1 (ko) * 2003-12-31 2005-12-21 동부아남반도체 주식회사 이미지 센서 및 그 제조방법
JP4419577B2 (ja) * 2004-01-19 2010-02-24 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、及び電子機器
KR100526887B1 (ko) * 2004-02-10 2005-11-09 삼성전자주식회사 전계효과 트랜지스터 및 그의 제조방법
KR100663360B1 (ko) * 2005-04-20 2007-01-02 삼성전자주식회사 박막 트랜지스터를 갖는 반도체 소자들 및 그 제조방법들
JP2008545155A (ja) * 2005-06-30 2008-12-11 ポリマー、ビジョン、リミテッド 電界遮蔽体の使用による画素性能の向上
JP5066836B2 (ja) * 2005-08-11 2012-11-07 セイコーエプソン株式会社 電気光学装置及び電子機器
US20080070423A1 (en) * 2006-09-15 2008-03-20 Crowder Mark A Buried seed one-shot interlevel crystallization
CN100536117C (zh) * 2006-12-07 2009-09-02 广富群光电股份有限公司 薄膜晶体管面板的制造方法
US20120037925A1 (en) * 2010-08-10 2012-02-16 Sheen Calvin W Engineered Substrate for Light Emitting Diodes
KR20130136063A (ko) * 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
KR102819878B1 (ko) 2019-03-15 2025-06-12 삼성디스플레이 주식회사 표시 장치
US20240264497A1 (en) * 2022-06-23 2024-08-08 Boe Technology Group Co., Ltd. Display substrate, display panel and display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6045219A (ja) * 1983-08-23 1985-03-11 Toshiba Corp アクテイブマトリクス型表示装置
US4751196A (en) * 1985-04-01 1988-06-14 Motorola Inc. High voltage thin film transistor on PLZT and method of manufacture thereof

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56116627A (en) * 1980-02-20 1981-09-12 Chiyou Lsi Gijutsu Kenkyu Kumiai Thin film semiconductor device
JPS57167655A (en) * 1981-04-08 1982-10-15 Jido Keisoku Gijutsu Kenkiyuukumiai Manufacture of insulating isolation substrate
JPS5878454A (ja) * 1981-10-08 1983-05-12 Nec Corp 半導体装置の製造方法
JPS5878455A (ja) * 1981-10-08 1983-05-12 Nec Corp 半導体装置の製造方法
JPS58218169A (ja) * 1982-06-14 1983-12-19 Seiko Epson Corp 半導体集積回路装置
JPS59126639A (ja) * 1983-01-10 1984-07-21 Nec Corp 半導体装置用基板の製造方法
JPS59204274A (ja) * 1983-05-06 1984-11-19 Seiko Instr & Electronics Ltd 薄膜トランジスタ
JPS59224165A (ja) * 1983-06-03 1984-12-17 Agency Of Ind Science & Technol 半導体装置
JPS6081869A (ja) * 1983-10-12 1985-05-09 Seiko Epson Corp 薄膜トランジスタの駆動方法
JPS60136509A (ja) * 1983-12-26 1985-07-20 Japan Atom Energy Res Inst サンドイッチ構造をもつ徐放性複合体の製造方法
JPS60143666A (ja) * 1983-12-29 1985-07-29 Hitachi Ltd マトリツクス型半導体装置
US4748485A (en) * 1985-03-21 1988-05-31 Hughes Aircraft Company Opposed dual-gate hybrid structure for three-dimensional integrated circuits
JPH0617957B2 (ja) * 1985-05-15 1994-03-09 セイコー電子工業株式会社 液晶表示装置
JPS625661A (ja) * 1985-07-01 1987-01-12 Nec Corp 薄膜トランジスタ
US5264072A (en) * 1985-12-04 1993-11-23 Fujitsu Limited Method for recrystallizing conductive films by an indirect-heating with a thermal-conduction-controlling layer
JPH0777264B2 (ja) * 1986-04-02 1995-08-16 三菱電機株式会社 薄膜トランジスタの製造方法
JPH0691252B2 (ja) * 1986-11-27 1994-11-14 日本電気株式会社 薄膜トランジスタアレイ
US4875086A (en) * 1987-05-22 1989-10-17 Texas Instruments Incorporated Silicon-on-insulator integrated circuits and method
JPS6453460A (en) * 1987-08-24 1989-03-01 Sony Corp Mos transistor
JPH01226167A (ja) * 1988-03-07 1989-09-08 Seiko Epson Corp 半導体装置基板の製造方法
JPH01259565A (ja) * 1988-04-11 1989-10-17 Hitachi Ltd 薄膜トランジスタおよびその製造方法
US5108843A (en) * 1988-11-30 1992-04-28 Ricoh Company, Ltd. Thin film semiconductor and process for producing the same
JPH02154232A (ja) * 1988-12-06 1990-06-13 Nec Corp 液晶表示基板とその製造方法
JPH0355822A (ja) * 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
US5198379A (en) * 1990-04-27 1993-03-30 Sharp Kabushiki Kaisha Method of making a MOS thin film transistor with self-aligned asymmetrical structure
US5075237A (en) * 1990-07-26 1991-12-24 Industrial Technology Research Institute Process of making a high photosensitive depletion-gate thin film transistor
JPH0824193B2 (ja) * 1990-10-16 1996-03-06 工業技術院長 平板型光弁駆動用半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6045219A (ja) * 1983-08-23 1985-03-11 Toshiba Corp アクテイブマトリクス型表示装置
US4751196A (en) * 1985-04-01 1988-06-14 Motorola Inc. High voltage thin film transistor on PLZT and method of manufacture thereof

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6340830B1 (en) 1992-06-09 2002-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6528852B2 (en) 1992-06-09 2003-03-04 Semiconductor Energy Laboratory Co., Ltd. Double gated electronic device and method of forming the same
US6815772B2 (en) 1992-06-09 2004-11-09 Semiconductor Energy Laboratory Co., Ltd. Dual gate MOSFET
US6335540B1 (en) 1993-06-24 2002-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for fabricating the same
US6573589B2 (en) 1993-06-24 2003-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for fabricating the same
KR100529811B1 (ko) * 1997-02-27 2006-03-20 세이코 엡슨 가부시키가이샤 액정장치와그제조방법및투사형표시장치
JP2002221738A (ja) * 1997-02-27 2002-08-09 Seiko Epson Corp 表示領域を備えた基板、液晶装置及び投写型表示装置
WO1999030370A1 (fr) * 1997-12-09 1999-06-17 Seiko Epson Corporation Dispositif a semi-conducteur et procede de fabrication, dispositif electro-optique et procede de fabrication, et appareil electronique y ayant recours
US6232142B1 (en) 1997-12-09 2001-05-15 Seiko Epson Corporation Semiconductor device and method for making the same, electro-optical device using the same and method for making the electro-optical device, and electronic apparatus using the electro-optical device
US6914302B2 (en) 1998-12-18 2005-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6835586B2 (en) 1998-12-25 2004-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8643015B2 (en) 1998-12-28 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a pixel matrix circuit that includes a pixel TFT and a storage capacitor
US7276730B2 (en) 1998-12-28 2007-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a pixel matrix circuit that includes a pixel TFT and a storage capacitor
JP2001249362A (ja) * 1999-12-27 2001-09-14 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置
US8158980B2 (en) 2001-04-19 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a pixel matrix circuit that includes a pixel TFT and a storage capacitor
US7027109B2 (en) 2001-08-03 2006-04-11 Nec Corporation TFT array substrate and active-matrix addressing liquid-crystal display device
JP2011216759A (ja) * 2010-04-01 2011-10-27 Seiko Epson Corp 結晶化シリコン層の製造方法、半導体装置の製造方法、電気光学装置の製造方法、半導体装置、電気光学装置および投射型表示装置
JP2014039009A (ja) * 2012-08-10 2014-02-27 Samsung Display Co Ltd 薄膜トランジスタ基板及びその製造方法
US9929191B2 (en) 2012-08-10 2018-03-27 Samsung Display Co., Ltd. Thin film transistor substrate and method of manufacturing the same
KR20190088934A (ko) * 2019-07-17 2019-07-29 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP2024527208A (ja) * 2021-06-29 2024-07-24 京東方科技集團股▲ふん▼有限公司 表示基板及びその製造方法、表示装置
JP2024528526A (ja) * 2021-06-29 2024-07-30 京東方科技集團股▲ふん▼有限公司 表示基板及びその製造方法、表示装置
US12543372B2 (en) 2021-06-29 2026-02-03 Boe Technology Group Co., Ltd. Displaying base plate and manufacturing method thereof, and displaying device

Also Published As

Publication number Publication date
US5233211A (en) 1993-08-03
DE69131879D1 (de) 2000-02-03
US6040200A (en) 2000-03-21
DE69131879T2 (de) 2000-05-04
US5926699A (en) 1999-07-20
JPH0824193B2 (ja) 1996-03-06
EP0481734A3 (en) 1993-08-25
EP0481734B1 (en) 1999-12-29
US5672518A (en) 1997-09-30
KR920008945A (ko) 1992-05-28
USRE36836E (en) 2000-08-29
US5759878A (en) 1998-06-02
EP0481734A2 (en) 1992-04-22
KR100238640B1 (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
JPH04152574A (ja) 平板型光弁駆動用半導体装置の製造方法
TW562961B (en) Liquid crystal display device
JPH04133033A (ja) 半導体単結晶薄膜基板光弁装置とその製造方法
US6617187B1 (en) Method for fabricating an electrically addressable silicon-on-sapphire light valve
US6521950B1 (en) Ultra-high resolution liquid crystal display on silicon-on-sapphire
JPH0282571A (ja) アクティブマトリクス基板の製造方法
JPH0618926A (ja) 液晶表示用大型基板およびその製造方法
JP3062698B2 (ja) 光弁基板用単結晶薄膜半導体装置
JP2566175B2 (ja) 半導体装置及びその製造方法
JP2835580B2 (ja) 平板型光弁駆動用半導体装置
JPH0611729A (ja) 液晶表示装置およびその製造方法
JP3124303B2 (ja) 半導体装置とその製造方法
JP2838612B2 (ja) 光弁装置とその製造方法
JPH04116688A (ja) フレーム間引き階調駆動光弁装置
JP2862737B2 (ja) 薄膜トランジスタ及びその製造方法
JPH04115230A (ja) 光弁用半導体基板装置及びその製造方法
JP3091883B2 (ja) 光弁装置および半導体装置
JPH04133034A (ja) 光弁基板用単結晶薄膜半導体装置
JP2958474B2 (ja) 半導体装置、光弁装置およびプロジェクション装置
JPH04133036A (ja) 光弁基板用単結晶薄膜半導体装置
JPH0961851A (ja) 液晶表示装置
KR100328848B1 (ko) 박막트랜지스터의제조방법
JPH06148686A (ja) マトリクス回路駆動装置およびその製造方法
JPH0868991A (ja) アクティブマトリクス型液晶駆動装置
JPH04313734A (ja) 光弁装置、半導体装置とその製造方法

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090306

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100306

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110306

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110306

Year of fee payment: 15