JPH04170621A - キーボード信号処理装置 - Google Patents
キーボード信号処理装置Info
- Publication number
- JPH04170621A JPH04170621A JP2299546A JP29954690A JPH04170621A JP H04170621 A JPH04170621 A JP H04170621A JP 2299546 A JP2299546 A JP 2299546A JP 29954690 A JP29954690 A JP 29954690A JP H04170621 A JPH04170621 A JP H04170621A
- Authority
- JP
- Japan
- Prior art keywords
- key switch
- keyboard
- signals
- key
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、キーボードの各キースイッチのオン／オフ信
号に基づきキースイッチが押されたかまたは離されたか
を判定処理するキーボード信号処理装置に関する。
号に基づきキースイッチが押されたかまたは離されたか
を判定処理するキーボード信号処理装置に関する。
（従来の技術）
一般に、キーボードにおいては、キースイッチの物理的
な性質としてキヤタリングが発生する。
な性質としてキヤタリングが発生する。
このチャタリングとは、キースイッチを押した瞬間や離
した瞬間にスイッチ部分が継続する現象である。
した瞬間にスイッチ部分が継続する現象である。
このため、従来からキーボードとキーボードの信号を処
理する装置との間には、かがるチャタリングを除去する
ための装置が介挿される。
理する装置との間には、かがるチャタリングを除去する
ための装置が介挿される。
一般的に、こうした装置は、キヤタリングによるキース
イッチのオン／オフ信号を実際のキースイッチが押下等
の信号から分離するため、キヤタリングが短かい時間し
か続かない現象を利用する。
イッチのオン／オフ信号を実際のキースイッチが押下等
の信号から分離するため、キヤタリングが短かい時間し
か続かない現象を利用する。
つまり、キースイッチからオン／オフ信号を一定時間（
ミリ秒のオーダー）毎にマイクロプロセッサが読出し、
オン／オフがそれぞれ数回以上続いてはじめて押されて
いる、離されていると判断する。そして、押されたと判
断した場合、オンコードという信号を、キーボードから
の入力を待つ装置に送る。一方、離されたと判断した場
合、オフコードという信号を送る。たたし、両コードと
も、各キースイッチにつき一意であり重複しない信号で
ある必要かある。
ミリ秒のオーダー）毎にマイクロプロセッサが読出し、
オン／オフがそれぞれ数回以上続いてはじめて押されて
いる、離されていると判断する。そして、押されたと判
断した場合、オンコードという信号を、キーボードから
の入力を待つ装置に送る。一方、離されたと判断した場
合、オフコードという信号を送る。たたし、両コードと
も、各キースイッチにつき一意であり重複しない信号で
ある必要かある。
しかしながら、上記従来の装置では、各キースイッチの
オン／オフの回数を記憶し積算する必要があり、しかも
キースイッチの数が通常１００前後に及ぶため、マイク
ロプロセッサによる処理ステップか膨大な数となって処
理速度が遅延し、また記憶容量の大きなＲＡＭが要求さ
れるという問題があった。
オン／オフの回数を記憶し積算する必要があり、しかも
キースイッチの数が通常１００前後に及ぶため、マイク
ロプロセッサによる処理ステップか膨大な数となって処
理速度が遅延し、また記憶容量の大きなＲＡＭが要求さ
れるという問題があった。
（発明が解決しようとする課題）
このように従来のキーボード信号処理装置は、マイクロ
プロセッサによる処理ステップが膨大な数となって処理
速度が遅延するという問題や記憶容量の大きなＲＡＭか
要求されるという問題があった。
プロセッサによる処理ステップが膨大な数となって処理
速度が遅延するという問題や記憶容量の大きなＲＡＭか
要求されるという問題があった。
本発明は、このような問題を解決するために成されたも
ので、処理ステップを削減して処理速度の高速化を図り
、かつ記憶容量の削減を図ることができるキーボード信
号処理装置を提供することを目的としている。
ので、処理ステップを削減して処理速度の高速化を図り
、かつ記憶容量の削減を図ることができるキーボード信
号処理装置を提供することを目的としている。
［発明の構成コ
（課題を解決するための手段）
上記目的を達成する本発明は、キーボードの各キースイ
ッチのオン／オフ信号を複数個の単位でまとめて読取る
読取手段と、この読取手段により読取られた複数個のキ
ースイッチのオン／オフ信号をまとめて入力し、これら
キースイッチのオン／オフ信号をまとめて処理しつつ各
キースイッチ毎に独立して当該キースイッチが押された
かまたは離されたかを判定する判定手段と、この判定手
段による判定結果をキーボードの信号を処理する装置に
送信する送信手段とを具備することを特徴とする。
ッチのオン／オフ信号を複数個の単位でまとめて読取る
読取手段と、この読取手段により読取られた複数個のキ
ースイッチのオン／オフ信号をまとめて入力し、これら
キースイッチのオン／オフ信号をまとめて処理しつつ各
キースイッチ毎に独立して当該キースイッチが押された
かまたは離されたかを判定する判定手段と、この判定手
段による判定結果をキーボードの信号を処理する装置に
送信する送信手段とを具備することを特徴とする。
（作 用）
本発明では、キーボードの各キースイッチのオン／オフ
信号を複数個の単位でまとめて読取り、これらキースイ
ッチのオン／オフ信号をまとめて処理しつつ各キースイ
ッチ毎に独立して当該キースイッチか押されたかまたは
離されたかを判定しているので、処理ステップを削減し
て処理速度の高速化を図り、かつ記憶容量の削減を図る
ことかできる。
信号を複数個の単位でまとめて読取り、これらキースイ
ッチのオン／オフ信号をまとめて処理しつつ各キースイ
ッチ毎に独立して当該キースイッチか押されたかまたは
離されたかを判定しているので、処理ステップを削減し
て処理速度の高速化を図り、かつ記憶容量の削減を図る
ことかできる。
（実施例）
以下、本発明の実施例の詳細を図面に基づき説明する。
第１図は本発明の一実施例に係るキーボード信号処理装
置の構成を説明するための図である。
置の構成を説明するための図である。
同図において、１は多数のキースイッチを備えたキーボ
ード、２はキーボードの信号を処理する装置例えばコン
ピュータ、３はキーボード信号処理装置を示している。
ード、２はキーボードの信号を処理する装置例えばコン
ピュータ、３はキーボード信号処理装置を示している。
キーボード信号処理装置３は、キーボード１の各キース
イッチのオン／オフ信号を８個分（１バイト）づつの単
位でまとめて読取り、これらキースイッチのオン／オフ
信号に基づき当該キースイッチが押されたかまたは離さ
れたかを所定の演算処理により判定するマイクロプロセ
ッサ４と、マイクロプロセッサ４による処理時のデータ
や処理後のデータを格納するＲＡＭ５と、マイクロプロ
セッサ４による処理後のデータをコンピュータ２に送信
する送信回路６とから構成される。
イッチのオン／オフ信号を８個分（１バイト）づつの単
位でまとめて読取り、これらキースイッチのオン／オフ
信号に基づき当該キースイッチが押されたかまたは離さ
れたかを所定の演算処理により判定するマイクロプロセ
ッサ４と、マイクロプロセッサ４による処理時のデータ
や処理後のデータを格納するＲＡＭ５と、マイクロプロ
セッサ４による処理後のデータをコンピュータ２に送信
する送信回路６とから構成される。
第２図はマイクロプロセッサ４が実行すヘキフログラム
を示すフローチャートである。
を示すフローチャートである。
まず、ステップ２０１において、キーボード１の各キー
スイッチのオン／オフ信号（入力データＳとする。）を
８個分（１バイト）づつの単位でまとめて読取る。
スイッチのオン／オフ信号（入力データＳとする。）を
８個分（１バイト）づつの単位でまとめて読取る。
次に、ステップ２０２，２０３において、キースイッチ
が押されたかまたは離されたかを所定の演算処理により
判定する。これは、各キースイッチに対応する“Ｄｌ”
、“Ｄｌ”、“Ｒｏ、“ＯＮ“。
が押されたかまたは離されたかを所定の演算処理により
判定する。これは、各キースイッチに対応する“Ｄｌ”
、“Ｄｌ”、“Ｒｏ、“ＯＮ“。
“ＯＦＦ”に対し、各ビット毎に、第４図に示すの表を
満足する論理演算をすることにより行う。
満足する論理演算をすることにより行う。
ここで、“Ｄ１″とは入力データＳから １ステツプ前
の積算値、“Ｄｌ”とは入力データＳから２ステツプ前
の積算値、“Ｒｏとは現在のキー状態を示すフラグ、“
ＯＮ”とはオンコードを送信すべきことを示すフラグ、
“ＯＦＦ”とはオフコードを送信すべきことを示すフラ
グを意味している。
の積算値、“Ｄｌ”とは入力データＳから２ステツプ前
の積算値、“Ｒｏとは現在のキー状態を示すフラグ、“
ＯＮ”とはオンコードを送信すべきことを示すフラグ、
“ＯＦＦ”とはオフコードを送信すべきことを示すフラ
グを意味している。
次に、ステップ２０４，２０５において、“ＯＮ”のフ
ラグが立っているビットに対応するキースイッチのオン
コードをコンピュータ２に送信させる。
ラグが立っているビットに対応するキースイッチのオン
コードをコンピュータ２に送信させる。
次に、ステップ２０６，２０７において、“ＯＦＦ”の
フラグが立っているビットに対応するキースイッチのオ
フコードをコンピュータ２に送信させる。
フラグが立っているビットに対応するキースイッチのオ
フコードをコンピュータ２に送信させる。
そして、以上のステップを繰り返す。
第３図はかかる処理の一例を示す図である。
同図において、１０はキーボード１のキースイッチの状
態を示している。すなわち、現在右から３番目、６番目
のキースイッチが押されている。
態を示している。すなわち、現在右から３番目、６番目
のキースイッチが押されている。
２０はキーキーボード１からマイクロプロセッサ４に送
られるデータＳを示している。すなわち、データＳは、
押されたキースイッチに“１”が対応する１バイト値で
ある。
られるデータＳを示している。すなわち、データＳは、
押されたキースイッチに“１”が対応する１バイト値で
ある。
３０は現在どのキースイッチが何回連続して押されてい
ると判断されているかを積算した表示順位を示している
。この例では、例えば右から３番目のキースイッチは２
の位が“１”、１の位も“１”なので“３”と積算され
ていることが分かる。
ると判断されているかを積算した表示順位を示している
。この例では、例えば右から３番目のキースイッチは２
の位が“１”、１の位も“１”なので“３”と積算され
ていることが分かる。
４０はキースイッチが押されたとマイクロプロセッサ４
に判断されたかどうかを示す値を示している。この例で
は、現在は右から６．８番目のキーが押されていると判
断されている。
に判断されたかどうかを示す値を示している。この例で
は、現在は右から６．８番目のキーが押されていると判
断されている。
第４図は上述した“Ｓｏ、“Ｒ“、“Ｄ１′。
“Ｄ２”の状態遷移を示す表である。
同図は、第２図に示した入力データＳ、積算値Ｄ２ 、
Ｄ＋ 、キー状態Ｒのうち、あるキースイッチに該当す
る１ビツトにつき表示にしたものである。
Ｄ＋ 、キー状態Ｒのうち、あるキースイッチに該当す
る１ビツトにつき表示にしたものである。
すなわち、当該キースイッチが押されている（Ｓ−１）
のときは、積算値りは０−１−２→３−〇と遷移する。
のときは、積算値りは０−１−２→３−〇と遷移する。
ただし、Ｒが“１°のときは、全て“０”にリセットさ
れる。
れる。
また、Ｒが０＃、Ｄが“３１でＳが“１”のときは、Ｒ
か“１°、Ｄが０”となってオンコードが送信される。
か“１°、Ｄが０”となってオンコードが送信される。
一方、当該キースイッチが離されている（Ｓ−０）のと
きは、積算値りは０−３−２−１−４０と遷移する。
きは、積算値りは０−３−２−１−４０と遷移する。
ただし、Ｒが“０“のときは、全て“０“にリセットさ
れる。
れる。
また、Ｒが１’、Ｄが１２でＳが“０”のときは、Ｒが
“０″、Ｄが“０”となってオフコードが送信される。
“０″、Ｄが“０”となってオフコードが送信される。
次に、本実施例のキーボード信号処理装置の動作を説明
する。
する。
キーボード１のキースイッチのオン／オフ信号はキース
イッチ８個を単位として、例えば第３図の符号２０のよ
うな値としてマイクロプロセッサ４に読込まれる。
イッチ８個を単位として、例えば第３図の符号２０のよ
うな値としてマイクロプロセッサ４に読込まれる。
また、あるキースイッチが何回押されつづけているかあ
るいは離されつづけているかを積算した値は、ＲＡＭ５
の中に格納されている。その値は例えば第３図の符号３
０のような値を持つものとする。この例では、積算値は
最大“３” （“４゜になったら、積算を停止し、「そ
のキーは押されている」と判断し、“０”にリセットす
る。）なので、積算値は１の位と２の位のみを持つ。ま
た、現在キーが押されていると判断されているかどうか
の状態をＲＡＭ５に格納する（第３固持号４０参照）。
るいは離されつづけているかを積算した値は、ＲＡＭ５
の中に格納されている。その値は例えば第３図の符号３
０のような値を持つものとする。この例では、積算値は
最大“３” （“４゜になったら、積算を停止し、「そ
のキーは押されている」と判断し、“０”にリセットす
る。）なので、積算値は１の位と２の位のみを持つ。ま
た、現在キーが押されていると判断されているかどうか
の状態をＲＡＭ５に格納する（第３固持号４０参照）。
なお、キースイッチの数は、８個を越えるのか一般的な
ので、その場合には各個は複数バイトで構成される。
ので、その場合には各個は複数バイトで構成される。
そして、新しくキースイッチから値を読取ったとき、積
算値およびキースイッチの状態は、各キースイッチに該
当するビット毎にそれぞれ独立して第４図の表のように
更新される。つまり、入力データＳのそのキースイッチ
に該当するビットが“１”のときは、積算値は、表の左
のように更新され、入力データＳの該当するビットが“
０”のときは、同表の右のように更新される。また、入
力データＳが“１２、キースイッチ状態が“０”、積算
値が“３″のときは、そのキースイッチはチャタリング
によるものでなく「押されている」と判断してよいとい
うことになり、送信回路６にオンコードを送信させる。
算値およびキースイッチの状態は、各キースイッチに該
当するビット毎にそれぞれ独立して第４図の表のように
更新される。つまり、入力データＳのそのキースイッチ
に該当するビットが“１”のときは、積算値は、表の左
のように更新され、入力データＳの該当するビットが“
０”のときは、同表の右のように更新される。また、入
力データＳが“１２、キースイッチ状態が“０”、積算
値が“３″のときは、そのキースイッチはチャタリング
によるものでなく「押されている」と判断してよいとい
うことになり、送信回路６にオンコードを送信させる。
なお、オフコードの送信も同様に行われる。
このように本実施例のキーボード信号処理装置は、論理
演算により複数のキースイッチのデータを同時に処理で
きるのが特徴である。すなわち、データの中の各ビット
は、そのデータの中の他のビットの影響を受けることな
く、各々独立に変化する。このため、第２図のステップ
２０２の処理を一回行うだけで、複数のキースイッチの
入力に対する第４図の表の遷移を同時に行うことができ
る。
演算により複数のキースイッチのデータを同時に処理で
きるのが特徴である。すなわち、データの中の各ビット
は、そのデータの中の他のビットの影響を受けることな
く、各々独立に変化する。このため、第２図のステップ
２０２の処理を一回行うだけで、複数のキースイッチの
入力に対する第４図の表の遷移を同時に行うことができ
る。
例えば、この論理演算を１バイト単位で行えば、８個の
キースイッチに対する積算値・°キー状態の更新、キー
スイッチが押されたかどうかの判断を同時に行うことが
できる。これは、従来のようにキースイッチ１つづつの
データ処理より効率的である。すなわち、マイクロプロ
セッサ４が第２図の示す処理を行うことにより、少ない
処理量で連続して積算値・キー状態の更新、キースイッ
チが押されたかどうか等の判断を行うことができる。
キースイッチに対する積算値・°キー状態の更新、キー
スイッチが押されたかどうかの判断を同時に行うことが
できる。これは、従来のようにキースイッチ１つづつの
データ処理より効率的である。すなわち、マイクロプロ
セッサ４が第２図の示す処理を行うことにより、少ない
処理量で連続して積算値・キー状態の更新、キースイッ
チが押されたかどうか等の判断を行うことができる。
［発明の効果コ
以上説明したように、本発明によれば、キーボードの各
キースイッチのオン／オフ信号を複数個の単位でまとめ
て読取り、これらキースイッチのオン／オフ信号をまと
めて処理しつつ各キースイッチ毎に独立して当該キース
イッチか押されたかまたは離されたかを判定しているの
で、処理ステップを削減して処理速度の高速化を図り、
かつ記憶容量の削減を図ることかできる。
キースイッチのオン／オフ信号を複数個の単位でまとめ
て読取り、これらキースイッチのオン／オフ信号をまと
めて処理しつつ各キースイッチ毎に独立して当該キース
イッチか押されたかまたは離されたかを判定しているの
で、処理ステップを削減して処理速度の高速化を図り、
かつ記憶容量の削減を図ることかできる。
第１図は本発明の一実施例に係るキーボード信号処理装
置の構成を説明するための図、第２図は第１図に示すマ
イクロプロセッサが実行すべきプログラムを示すフロー
チャート、第３図は第２図に示す処理の一例を示す図、
第４図は本実施例におけるデータの状態遷移を示す表で
ある。 １・・・キーボード、２・・・コンピュータ、３・・・
キーボード信号処理装置、４・・・マイクロプロセッサ
、５・・・ＲＡＭ、６・・パ送信回路。 第１図 第２図
置の構成を説明するための図、第２図は第１図に示すマ
イクロプロセッサが実行すべきプログラムを示すフロー
チャート、第３図は第２図に示す処理の一例を示す図、
第４図は本実施例におけるデータの状態遷移を示す表で
ある。 １・・・キーボード、２・・・コンピュータ、３・・・
キーボード信号処理装置、４・・・マイクロプロセッサ
、５・・・ＲＡＭ、６・・パ送信回路。 第１図 第２図
Claims (1)
- 【特許請求の範囲】 キーボードの各キースイッチのオン／オフ信号を複数個
の単位でまとめて読取る読取手段と、この読取手段によ
り読取られた複数個のキースイッチのオン／オフ信号を
まとめて入力し、これらキースイッチのオン／オフ信号
をまとめて処理しつつ各キースイッチ毎に独立して当該
キースイッチが押されたかまたは離されたかを判定する
判定手段と、 この判定手段による判定結果をキーボードの信号を処理
する装置に送信する送信手段と を具備することを特徴とするキーボード信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2299546A JPH04170621A (ja) | 1990-11-05 | 1990-11-05 | キーボード信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2299546A JPH04170621A (ja) | 1990-11-05 | 1990-11-05 | キーボード信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04170621A true JPH04170621A (ja) | 1992-06-18 |
Family
ID=17874019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2299546A Pending JPH04170621A (ja) | 1990-11-05 | 1990-11-05 | キーボード信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04170621A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012141949A (ja) * | 2010-12-31 | 2012-07-26 | Giga-Byte Technology Co Ltd | 入力スイッチを有する入力装置及びそのスイッチング方法 |
-
1990
- 1990-11-05 JP JP2299546A patent/JPH04170621A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012141949A (ja) * | 2010-12-31 | 2012-07-26 | Giga-Byte Technology Co Ltd | 入力スイッチを有する入力装置及びそのスイッチング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4580235A (en) | Electronic calculator with check function | |
| US4384343A (en) | Firmware controlled search and verify apparatus and method for a data processing system | |
| JPH04170621A (ja) | キーボード信号処理装置 | |
| US6249858B1 (en) | Information processing apparatus having a CPU and an auxiliary arithmetic unit for achieving high-speed operation | |
| JPS6118023A (ja) | キ−入力制御装置 | |
| US4364025A (en) | Format switch | |
| US3846626A (en) | Electronic desk calculator with verification function | |
| JPH0267979A (ja) | 半導体回路 | |
| JP2737673B2 (ja) | 監視装置 | |
| JPS578853A (en) | Digital computer | |
| JPS5835657A (ja) | プログラム機能付き計算機 | |
| JPH03171320A (ja) | キー入力装置 | |
| JPS5866112A (ja) | コンピユ−タシステム | |
| JP2568544B2 (ja) | キ−入力処理装置 | |
| JPS6068481A (ja) | 文字認識装置 | |
| JPH02213937A (ja) | データ処理装置 | |
| JPH02181516A (ja) | カウンタのテスト回路 | |
| JPS5678259A (en) | Selection system for transmission control procedure of communication controller | |
| JPH1097462A (ja) | ビット演算プロセッサ及び計算機システム | |
| JPS6048534A (ja) | キ−入力装置 | |
| JPS6113324A (ja) | プログラム制御キ−ボ−ド | |
| JPH0325526A (ja) | 浮動小数点丸め方式 | |
| JPH06110705A (ja) | プログラム制御装置 | |
| JPH03218517A (ja) | 演算制御装置 | |
| JPH0568279A (ja) | デイジタル電話機 |