JPH0429357A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0429357A JPH0429357A JP13643790A JP13643790A JPH0429357A JP H0429357 A JPH0429357 A JP H0429357A JP 13643790 A JP13643790 A JP 13643790A JP 13643790 A JP13643790 A JP 13643790A JP H0429357 A JPH0429357 A JP H0429357A
- Authority
- JP
- Japan
- Prior art keywords
- layer wiring
- wiring
- manufacturing
- semiconductor device
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、多層配線構造を有する半導体装置の製造方法
に関するものである。
に関するものである。
第２図（Ｃ）は従来の多層配線構造を有する半導体装置
の断面構造を示しており、ここでは２層配線構造を例に
説明する。
の断面構造を示しており、ここでは２層配線構造を例に
説明する。
図において、ｌは第１Ｎ配線、６は第２層配線、４は第
１Ｎ配線１と第２層配線６間を絶縁する層間絶縁膜、３
は第１Ｊｉ配線ｌと第２１！配線６を接続するスルーホ
ール開孔部である。
１Ｎ配線１と第２層配線６間を絶縁する層間絶縁膜、３
は第１Ｊｉ配線ｌと第２１！配線６を接続するスルーホ
ール開孔部である。
次に従来の多層配線部の製造方法について第２図（ａ）
〜（Ｃ）を用いて説明する。
〜（Ｃ）を用いて説明する。
第２図（ａ）はシリコン基板にウェルを形成した後、フ
ィールド及びゲートを形成し、ソース／ドレイン領域へ
のイオン注入工程を経た後、コンタクト開孔、第１層配
線ｌを形成した後の多層配線部の断面図である。このよ
うな第１Ｎ配線１の形成後、第２図ら）に示すように層
間絶縁膜２を成膜し、スルーホールマスク写真製版を行
った後、層間絶縁膜２をエツチングして第１層配線と第
２層配線部を接続するスルーホール開孔部３を形成する
。その後、全面に第２層配線をスパッタ法などにより成
膜し、第２図（Ｃ）に示すように写真製版工程を経て第
２Ｎ配線６を得る。
ィールド及びゲートを形成し、ソース／ドレイン領域へ
のイオン注入工程を経た後、コンタクト開孔、第１層配
線ｌを形成した後の多層配線部の断面図である。このよ
うな第１Ｎ配線１の形成後、第２図ら）に示すように層
間絶縁膜２を成膜し、スルーホールマスク写真製版を行
った後、層間絶縁膜２をエツチングして第１層配線と第
２層配線部を接続するスルーホール開孔部３を形成する
。その後、全面に第２層配線をスパッタ法などにより成
膜し、第２図（Ｃ）に示すように写真製版工程を経て第
２Ｎ配線６を得る。
従来の半導体装置の多層配線部の製造方法は、以上のよ
うに構成されているので、層間絶縁膜４の厚膜化などに
よりスルーホール部３の段差が叢太し、第２層配線６の
カバレッヂが悪化し、第層配線１と第２層配線６の接続
が困難になる等Ｃ問題点があった。
うに構成されているので、層間絶縁膜４の厚膜化などに
よりスルーホール部３の段差が叢太し、第２層配線６の
カバレッヂが悪化し、第層配線１と第２層配線６の接続
が困難になる等Ｃ問題点があった。
また、このようなスルーホール部の段差縮小。
第２層配線のカバレッヂ向上のために、所望の；ルーホ
ール径よりも大きい径にて写真製版を行−た後、湿式エ
ツチングにより層間酸化膜を最大ｒ差形状を有する箇所
が全面エツチングされないｆ度にエツチングし、更にそ
の後、所望のスルー４−ル径にて写真製版を行った後、
乾式エツチングにより開孔し、第３図に示すようなスル
ーホール開孔部３にテーパを形成するようにしたものが
憎の従来例としであるが、このような構造ではスルーホ
ール３及び第２層配線６の余裕が少なくなるという問題
点があった。
ール径よりも大きい径にて写真製版を行−た後、湿式エ
ツチングにより層間酸化膜を最大ｒ差形状を有する箇所
が全面エツチングされないｆ度にエツチングし、更にそ
の後、所望のスルー４−ル径にて写真製版を行った後、
乾式エツチングにより開孔し、第３図に示すようなスル
ーホール開孔部３にテーパを形成するようにしたものが
憎の従来例としであるが、このような構造ではスルーホ
ール３及び第２層配線６の余裕が少なくなるという問題
点があった。
本発明は上記のような問題点を解消するためになされた
もので、スルーホール部の段差を縮小するとともに、第
１層配線と第２層配線の接続を容易にし、スルーホール
と第２層配線の余裕を減少させない多層配線構造を有す
る半導体装置の製造方法を提供することを目的とする。
もので、スルーホール部の段差を縮小するとともに、第
１層配線と第２層配線の接続を容易にし、スルーホール
と第２層配線の余裕を減少させない多層配線構造を有す
る半導体装置の製造方法を提供することを目的とする。
［課題を解決するための手段］
この発明にかかる半導体装置の製造方法は、下層配線を
形成した後、層間絶縁膜を成膜し、上層配線を形成して
なる多層配線構造を有するものにおいて、下層配線と上
層配線との配線間接続部に相当する下層配線部分を、凸
形状に形成するようにしたものである。
形成した後、層間絶縁膜を成膜し、上層配線を形成して
なる多層配線構造を有するものにおいて、下層配線と上
層配線との配線間接続部に相当する下層配線部分を、凸
形状に形成するようにしたものである。
［作用〕
本発明による半導体装置の製造方法は、スルーホール部
の第１層配線に凸部を形成したので、この凸部によりス
ルーホール部の段差は縮小し、第１層配線と第２層配線
との接続が容易となり、第２層配線のカバレッヂが向上
する。
の第１層配線に凸部を形成したので、この凸部によりス
ルーホール部の段差は縮小し、第１層配線と第２層配線
との接続が容易となり、第２層配線のカバレッヂが向上
する。
〔実施例］
以下、この発明の一実施例を図について説明する。
第１図は本発明の一実施例による半導体装置の製造方法
を示す各主要工程を断面構造を示したものであり、図に
おいて、ｌは第１層配線、５は第１層配線の凸部、２は
第１層配線１に凸部５を設けるために形成したレジスト
パターン、３はスルーホール開孔部、４は層間絶縁膜で
ある。
を示す各主要工程を断面構造を示したものであり、図に
おいて、ｌは第１層配線、５は第１層配線の凸部、２は
第１層配線１に凸部５を設けるために形成したレジスト
パターン、３はスルーホール開孔部、４は層間絶縁膜で
ある。
シリコン基板にウェルを形成した後、フィールド及びゲ
ートを形成し、ソース／ドレイン顛域へのイオン注入工
程を経た後、コンタクト孔を形成するまでの製造方法は
従来と同様である。第１層配線１Ａ１の成膜時、所望の
膜厚より厚くした膜厚にてスパッタし、第１層配線上を
得る（第１図（ａ））。
ートを形成し、ソース／ドレイン顛域へのイオン注入工
程を経た後、コンタクト孔を形成するまでの製造方法は
従来と同様である。第１層配線１Ａ１の成膜時、所望の
膜厚より厚くした膜厚にてスパッタし、第１層配線上を
得る（第１図（ａ））。
その後、ネガレジストを塗布し、スルーホールマスクに
て写真製版を行い、スルーホールを形成する部分にレジ
ストパターン２を形成する（第１図（ｂ））、ここで、
第１層配線の所望の膜厚を得るエツチングパラメータに
より第１層配線上部をエツチングする。この方法により
スルーホール開孔箇所に第１層配線上に凸部を形成する
。
て写真製版を行い、スルーホールを形成する部分にレジ
ストパターン２を形成する（第１図（ｂ））、ここで、
第１層配線の所望の膜厚を得るエツチングパラメータに
より第１層配線上部をエツチングする。この方法により
スルーホール開孔箇所に第１層配線上に凸部を形成する
。
さらに層間絶縁膜４を成膜し、再度スルーホー／Ｌ／７
スクにて写真製版を行い、スルーホール３を開孔しく第
１図（Ｃ））、全面に第２層配線をスパンタ法などによ
り成膜し、写真製版工程を経て第２層配線６を成膜する
（第１図（ｄ））。
スクにて写真製版を行い、スルーホール３を開孔しく第
１図（Ｃ））、全面に第２層配線をスパンタ法などによ
り成膜し、写真製版工程を経て第２層配線６を成膜する
（第１図（ｄ））。
このような本実施例の製造方法により形成された多層配
線構造では、第１層配線１と第２層配線の接続部に第１
層配線の凸部５を形成するようにしたので、この凸部に
よりスルーホール部３の上下層配線間の段差が縮小する
。よって、これにより第１層配線上と第２層配線６との
接続が容易となり、第２層配線のカバ１・ンヂが向上し
、配線間の接続不良を防止できる。また、スルーホール
。
線構造では、第１層配線１と第２層配線の接続部に第１
層配線の凸部５を形成するようにしたので、この凸部に
よりスルーホール部３の上下層配線間の段差が縮小する
。よって、これにより第１層配線上と第２層配線６との
接続が容易となり、第２層配線のカバ１・ンヂが向上し
、配線間の接続不良を防止できる。また、スルーホール
。
テーパ部形成のためのエツチングの深さを縮小できるた
め、スルーホール３．第２層配線６間の余裕を大きくす
ることができる。
め、スルーホール３．第２層配線６間の余裕を大きくす
ることができる。
以上のように、この発明によれば、スルーホール部の第
１層配線を凸状となるように形成したので、配線接続部
における配線間の段差が減少し、第２層配線成膜時のカ
バレッヂが向上するとともに、配線間の接続が容易とな
り、接続不良を防止することが可能となる。また、この
凸部によりスルーホール、テーパ部形成を縮小できるた
め、スルーホール 第２層配線間の余裕を大きくするこ
とができ、多層配線の信顛性を向上できる効果がある。
１層配線を凸状となるように形成したので、配線接続部
における配線間の段差が減少し、第２層配線成膜時のカ
バレッヂが向上するとともに、配線間の接続が容易とな
り、接続不良を防止することが可能となる。また、この
凸部によりスルーホール、テーパ部形成を縮小できるた
め、スルーホール 第２層配線間の余裕を大きくするこ
とができ、多層配線の信顛性を向上できる効果がある。
第１図は本発明の一実施例による多層配線構造を有する
半導体装置の製造方法を示す断面図、第２図は従来方法
による多層配線構造を有する半導体装置の製造方法を示
す断面図、第３図は他の従来例による半導体装置の構造
を示す断面図である。 １は第１層配線、２はレジストパターン、３はスルーホ
ール開孔部、４は層間絶縁膜、５は段差部、６は第２ｆ
ｉ！配線である。 なお図中同一符号は同−又は相当部分を示す。
半導体装置の製造方法を示す断面図、第２図は従来方法
による多層配線構造を有する半導体装置の製造方法を示
す断面図、第３図は他の従来例による半導体装置の構造
を示す断面図である。 １は第１層配線、２はレジストパターン、３はスルーホ
ール開孔部、４は層間絶縁膜、５は段差部、６は第２ｆ
ｉ！配線である。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）下層配線を形成し、層間絶縁膜を成膜し、上層配
線を形成してなる多層配線構造を有する半導体装置の製
造方法において、 上記下層配線を形成する工程は、 上記上層配線との配線間接続部に相当する上記下層配線
部分を凸形状に形成する工程を含むことを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13643790A JPH0429357A (ja) | 1990-05-24 | 1990-05-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13643790A JPH0429357A (ja) | 1990-05-24 | 1990-05-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0429357A true JPH0429357A (ja) | 1992-01-31 |
Family
ID=15175110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13643790A Pending JPH0429357A (ja) | 1990-05-24 | 1990-05-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0429357A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6600225B2 (en) | 2001-06-12 | 2003-07-29 | Oki Electric Industry Co, Ltd. | Semiconductor device with elongated interconnecting member and fabrication method thereof |
| US6889586B2 (en) | 1999-01-29 | 2005-05-10 | Neomax Co., Ltd. | Work cutting apparatus and method for cutting work |
| KR100650535B1 (ko) * | 2003-07-30 | 2006-11-27 | 세이코 엡슨 가부시키가이샤 | 다층 배선 구조 형성 방법 및 다층 배선 기판 제조 방법 |
-
1990
- 1990-05-24 JP JP13643790A patent/JPH0429357A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6889586B2 (en) | 1999-01-29 | 2005-05-10 | Neomax Co., Ltd. | Work cutting apparatus and method for cutting work |
| US6600225B2 (en) | 2001-06-12 | 2003-07-29 | Oki Electric Industry Co, Ltd. | Semiconductor device with elongated interconnecting member and fabrication method thereof |
| US6919265B2 (en) | 2001-06-12 | 2005-07-19 | Oki Electric Industry Co., Ltd. | Semiconductor device with elongated interconnecting member and fabrication method thereof |
| KR100650535B1 (ko) * | 2003-07-30 | 2006-11-27 | 세이코 엡슨 가부시키가이샤 | 다층 배선 구조 형성 방법 및 다층 배선 기판 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3287322B2 (ja) | 半導体装置の製造方法 | |
| JPH0429357A (ja) | 半導体装置の製造方法 | |
| JP3034538B2 (ja) | 配線構造の形成方法 | |
| JPH09306992A (ja) | 半導体装置およびその製造方法 | |
| JPS5832502B2 (ja) | 半導体装置の製造方法 | |
| JPS59112656A (ja) | 半導体装置及びその製造方法 | |
| JPS5833854A (ja) | 半導体装置の製造方法 | |
| JP3028539B2 (ja) | 半導体装置の製造方法 | |
| JPH0542139B2 (ja) | ||
| JPH067576B2 (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JP3209209B2 (ja) | 容量コンタクトホールを有する半導体装置の製造方法 | |
| JP3017179B1 (ja) | 半導体集積回路装置及びその製造方法並びにマスク | |
| JP3435317B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3223904B2 (ja) | 半導体装置の製造方法 | |
| JPS62293644A (ja) | 半導体装置の製造方法 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| JPS63122125A (ja) | 半導体装置の製造方法 | |
| JPS60177652A (ja) | 半導体装置の製造方法 | |
| JPS61264738A (ja) | 半導体装置の製造方法 | |
| JPH0415925A (ja) | 半導体装置の製造方法 | |
| JPH079933B2 (ja) | 半導体装置の製造方法 | |
| JPS6352444A (ja) | 半導体集積回路装置とその製造方法 | |
| JPS62156857A (ja) | メモリ素子を含む半導体装置の製造方法 | |
| JPH03229421A (ja) | 半導体装置の製造方法 | |
| JPS63287035A (ja) | 多層配線をもつ半導体集積回路装置 |