JPH0433123A - ディスク制御装置 - Google Patents
ディスク制御装置Info
- Publication number
- JPH0433123A JPH0433123A JP14027190A JP14027190A JPH0433123A JP H0433123 A JPH0433123 A JP H0433123A JP 14027190 A JP14027190 A JP 14027190A JP 14027190 A JP14027190 A JP 14027190A JP H0433123 A JPH0433123 A JP H0433123A
- Authority
- JP
- Japan
- Prior art keywords
- disk
- control circuit
- signal
- hard disk
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、計算機の端末装置であるノλ−ドディスク
の制御装置の改良に関するものである。
の制御装置の改良に関するものである。
第４図は、５Ｔ５０６用ハードディスクのディスク制御
回路の構成図であり、第５図はＩＤＤ用ノ＼−ドディス
クのディスク制御回路である。第４図において、（１）
はハードディスク制御回路本体であり、システムバス（
２）を介して入力されたアドレス、データ、制御信号に
従って５Ｔ５０６用ノ＼−ドディスク（３） 、 （３
）をアクセス制御する。ノ＼−ドディスク制御回路（１
）の構成として、（４）はシステムバス（３）と回路本
体（１）間で各信号の入出力を行なうホストＩ／Ｆ部、
（５）はホストＩ／Ｆ部（３）に書き込まれたコマンド
及びパラメータをローカルバス（６）を介して入力し解
読した後、ＨＤＣ（ＨａｒｄＤｉｓｋ Ｃｏｎｔｒｏｌ
ｌｅｒ） （７） にセットするローカルマイクロプ
ロセッサ、（８）はＩＤＣ（７）に変換されたＮＲｚデ
ータをＭＦＭデータに変換して出力するＥＮＤＥＣ（Ｅ
ｎｃｏｄｅｒ／Ｄｅｃｏｄｅｒ Ｃｏｎｔｒｏｌｌｅｒ
）、（９）、（９） ＧよＭＦＭデータを５Ｔ５０６用
ハードディスク（３） 、 （３）に出力或は５Ｔ５０
６用ハードディスク（３） 、 （３） とＥＮＤＥ
Ｃ（８）とを接続する２０極コネクタ、（ｌＯ）はＨＤ
Ｃ（７）と５Ｔ５０６用ハードディスク（３） 、 （
３） とを接続しディスク制御信号の人出力を行なう
３４極コネクタである。
回路の構成図であり、第５図はＩＤＤ用ノ＼−ドディス
クのディスク制御回路である。第４図において、（１）
はハードディスク制御回路本体であり、システムバス（
２）を介して入力されたアドレス、データ、制御信号に
従って５Ｔ５０６用ノ＼−ドディスク（３） 、 （３
）をアクセス制御する。ノ＼−ドディスク制御回路（１
）の構成として、（４）はシステムバス（３）と回路本
体（１）間で各信号の入出力を行なうホストＩ／Ｆ部、
（５）はホストＩ／Ｆ部（３）に書き込まれたコマンド
及びパラメータをローカルバス（６）を介して入力し解
読した後、ＨＤＣ（ＨａｒｄＤｉｓｋ Ｃｏｎｔｒｏｌ
ｌｅｒ） （７） にセットするローカルマイクロプ
ロセッサ、（８）はＩＤＣ（７）に変換されたＮＲｚデ
ータをＭＦＭデータに変換して出力するＥＮＤＥＣ（Ｅ
ｎｃｏｄｅｒ／Ｄｅｃｏｄｅｒ Ｃｏｎｔｒｏｌｌｅｒ
）、（９）、（９） ＧよＭＦＭデータを５Ｔ５０６用
ハードディスク（３） 、 （３）に出力或は５Ｔ５０
６用ハードディスク（３） 、 （３） とＥＮＤＥ
Ｃ（８）とを接続する２０極コネクタ、（ｌＯ）はＨＤ
Ｃ（７）と５Ｔ５０６用ハードディスク（３） 、 （
３） とを接続しディスク制御信号の人出力を行なう
３４極コネクタである。
次に動作について説明する。第４図において、ホストか
らコマンドがホストＩ／Ｆ部（４）に書き込まれると制
御装置内のローカルマイクロプロセッサ（５）はホスト
Ｉ／Ｆ部（４）に書き込まれたコマンドやパラメータを
解読しＩ（ＤＣ（７）にセットする。
らコマンドがホストＩ／Ｆ部（４）に書き込まれると制
御装置内のローカルマイクロプロセッサ（５）はホスト
Ｉ／Ｆ部（４）に書き込まれたコマンドやパラメータを
解読しＩ（ＤＣ（７）にセットする。
ＩＤＣ（７）はこれらを受は取ると５Ｔ５０Ｂインタフ
エースハードディスクのり一ド／ライトに必要な制御を
実行する。データの流れはライト動作時、ホストＩ／Ｆ
部（４）は、ローカルバス（５）を介してライトデータ
をＩＤＣ（７）に転送するとともに、Ｉ（ＤＣ（７）は
逐次これをＮＲＺデータに変換しＥＮＤＥＣ（８）に出
力する。ＥＮＤＥＣ（８）はこれをＭＦＭデータに変換
しハードディスク（３） 、 （３）に出力する。リー
ド動作時は上記と逆にデータは処理される。ハードディ
スクと制御装置間は３４極コネクタ（１０）及び２０極
コネクタ（９）を介してデータ及び制御信号のやり取り
が行われる。
エースハードディスクのり一ド／ライトに必要な制御を
実行する。データの流れはライト動作時、ホストＩ／Ｆ
部（４）は、ローカルバス（５）を介してライトデータ
をＩＤＣ（７）に転送するとともに、Ｉ（ＤＣ（７）は
逐次これをＮＲＺデータに変換しＥＮＤＥＣ（８）に出
力する。ＥＮＤＥＣ（８）はこれをＭＦＭデータに変換
しハードディスク（３） 、 （３）に出力する。リー
ド動作時は上記と逆にデータは処理される。ハードディ
スクと制御装置間は３４極コネクタ（１０）及び２０極
コネクタ（９）を介してデータ及び制御信号のやり取り
が行われる。
一方、第５図に示すＩＤＤインタフェース（１八）の場
合、ハードディスク（３ａ）、 （３ａ）とホストと
のインタフェースはホストからのアドレスの制御及びデ
ータの方向制御のみを行う。第５図でＩＤＤ制御回路（
ＩＡＩ）がこれを行っている。従来５Ｔ５０６のハード
ディスク制御装置が行フていた制御で上記以外はＩＤＤ
（ＡＴ）のハードディスク内で処理される。ハードディ
スクとの間は４０極コネクタ（ＩＡ２）を介してデータ
及び制御信号のやり取りが行われる。
合、ハードディスク（３ａ）、 （３ａ）とホストと
のインタフェースはホストからのアドレスの制御及びデ
ータの方向制御のみを行う。第５図でＩＤＤ制御回路（
ＩＡＩ）がこれを行っている。従来５Ｔ５０６のハード
ディスク制御装置が行フていた制御で上記以外はＩＤＤ
（ＡＴ）のハードディスク内で処理される。ハードディ
スクとの間は４０極コネクタ（ＩＡ２）を介してデータ
及び制御信号のやり取りが行われる。
（発明が解決しようとする課題〕
従来のハードディスク制御装置は以上のように、５Ｔ５
０ＢかＩＤＤかいずれか一方の為の制御装置であった。
０ＢかＩＤＤかいずれか一方の為の制御装置であった。
この為、両方のインタフェースをシステムに接続するこ
とはできなかった。
とはできなかった。
上記のような問題点を解決するために、特開昭６２−２
３３８２１号公報に開示された「フロッピーディスク制
御装置」があるが、この装置はインクフェース仕様が異
なる２種類のフロッピーディスクのうち、何れか一方を
選択する際には、第１フロツピーデイスクを選択するた
めの特定信号、第２フロツピーデイスクを選択するため
の特定信号をそれぞれ切り換え回路に出力し、各フロッ
ピーディスク対応のパスを切り換えていた。このため、
各パスラインに接続されたフロッピーディスク及びイン
タフェースをユーザ側の理由で入れ変えた場合、フロッ
ピーディスク選択のための特定信号をも変化する必要が
あり、ホストＣＰＵのソフトウェア負担がかかることに
なる。
３３８２１号公報に開示された「フロッピーディスク制
御装置」があるが、この装置はインクフェース仕様が異
なる２種類のフロッピーディスクのうち、何れか一方を
選択する際には、第１フロツピーデイスクを選択するた
めの特定信号、第２フロツピーデイスクを選択するため
の特定信号をそれぞれ切り換え回路に出力し、各フロッ
ピーディスク対応のパスを切り換えていた。このため、
各パスラインに接続されたフロッピーディスク及びイン
タフェースをユーザ側の理由で入れ変えた場合、フロッ
ピーディスク選択のための特定信号をも変化する必要が
あり、ホストＣＰＵのソフトウェア負担がかかることに
なる。
この発明は上記の問題点を解消する為になされたもので
、同一システム内に、５Ｔ５０６インタフエースのハー
ドディスク及びＩＤＤ （ＡＴ）インタフェースのよう
にインタフェース仕様が異なるハードディスクも接続で
きるディスク制御装置を乎稈ることを目的とする。
、同一システム内に、５Ｔ５０６インタフエースのハー
ドディスク及びＩＤＤ （ＡＴ）インタフェースのよう
にインタフェース仕様が異なるハードディスクも接続で
きるディスク制御装置を乎稈ることを目的とする。
この発明に係るディスク制御装置は、インタフェース仕
様が異なるハードディスクをアクセス制御する各ハード
ディスク対応の制御回路と、上記各ハードディスク中、
第１及び第２アクセス対象となるハードディスクの選択
信号をそれぞれ切り換え出力するディスク切換え手段と
、上記各ハードディスク中、第１アクセス対象とするハ
ードディスクを任意に切り換え設定するスイッチ手段と
、上記第１アクセス対象となるハードディスクの選択信
号を任意に設定された第１アクセス対象ハードディスク
対応の制御回路へ導出すると共に、切り換え出力された
他の選択信号を第２アクセス対象ハードディスク対応の
制御回路へ導出する選択信号導出手段とを設けたもので
ある。
様が異なるハードディスクをアクセス制御する各ハード
ディスク対応の制御回路と、上記各ハードディスク中、
第１及び第２アクセス対象となるハードディスクの選択
信号をそれぞれ切り換え出力するディスク切換え手段と
、上記各ハードディスク中、第１アクセス対象とするハ
ードディスクを任意に切り換え設定するスイッチ手段と
、上記第１アクセス対象となるハードディスクの選択信
号を任意に設定された第１アクセス対象ハードディスク
対応の制御回路へ導出すると共に、切り換え出力された
他の選択信号を第２アクセス対象ハードディスク対応の
制御回路へ導出する選択信号導出手段とを設けたもので
ある。
この発明によれば、ユーザ側はスイッチ手段によって複
数のハードディスク中、どのハードディスクを第１アク
セス対象とするかを設定しておくことでディスク切換え
手段より出力される第１アクセス対象となるハードディ
スクの選択信号を、該ハードディスク対応の制御回路に
導出し、また切り換え出力される他の選択信号は第２ア
クセス対象となるハードディスク対応の制御口３．ｃ、
ｐ出されるため、ホストコンピュータ側では何れのハー
ドディスクが第１アクセス対象に゛設定置ｔて・いるか
認識することなく・第１アク１季−一、＆ ＊ｑ第２ア
クセス対象に設定されているハードディス以下、この発
明の一実施例を図について説明する。第１図において、
（１）は５Ｔ５０６制御回路、（１八）はＩＤＣ制御回
路、（１１）、 （１１）は５Ｔ５０Ｂ用コネクタ、
（１２）はＩＤＤ用コネクタ、（１３）は切り換えスイ
ッチ、（１４）はディスク切り換え制御回路、（１４ａ
） 、 （１４ｂ）は信号反転用のインバータである。
数のハードディスク中、どのハードディスクを第１アク
セス対象とするかを設定しておくことでディスク切換え
手段より出力される第１アクセス対象となるハードディ
スクの選択信号を、該ハードディスク対応の制御回路に
導出し、また切り換え出力される他の選択信号は第２ア
クセス対象となるハードディスク対応の制御口３．ｃ、
ｐ出されるため、ホストコンピュータ側では何れのハー
ドディスクが第１アクセス対象に゛設定置ｔて・いるか
認識することなく・第１アク１季−一、＆ ＊ｑ第２ア
クセス対象に設定されているハードディス以下、この発
明の一実施例を図について説明する。第１図において、
（１）は５Ｔ５０６制御回路、（１八）はＩＤＣ制御回
路、（１１）、 （１１）は５Ｔ５０Ｂ用コネクタ、
（１２）はＩＤＤ用コネクタ、（１３）は切り換えスイ
ッチ、（１４）はディスク切り換え制御回路、（１４ａ
） 、 （１４ｂ）は信号反転用のインバータである。
上記Ｓ丁５０６制御回路（１）は、第４図のハードディ
スク制御装置と同等のものであり、（ＩＡ）は第５図の
ＩＤＣ制御回路と同等のものである。また、第２図及び
第３図は上記ディスク切り換え制御回路（１４）の構成
図である。
スク制御装置と同等のものであり、（ＩＡ）は第５図の
ＩＤＣ制御回路と同等のものである。また、第２図及び
第３図は上記ディスク切り換え制御回路（１４）の構成
図である。
次に、上記構成に従って本実施例の動作を説明てディス
ク切り換え制御回路（１４）にアドレス信は、アドレス
デコーダα３゛）が入力されたアドレス信号をデコード
し、このデコード出力にてユニットレジスタ（１３ｂ）
のゲートを開く、更にユニットレジスタ（１３ｂ）は「
Ｈ」のデータビットをライト信号に同期して書き込み、
ユニットセレクトを下すディスク１信号をラッチ出力す
る。このｒ ＨＪのディスク１信号はインバータ（１４
ａ）にて反転させられ「Ｌ」となって５Ｔ５０６制御回
路（１）のセレクト端子に出力される。この時５Ｔ５０
６制御回路（１）はセレクトされるがＩＤＣ制御回路（
１八）は切り換えスイッチ（１３）からの「Ｌ」信号を
再度反転し、ｒＨＪ信号としてセレクト端子に人力され
る為、セレクトされず、ＩＤＣ制御回路（ＩＡ）はシス
テムバスから切り離される。従ってホストからのコマン
ドは５Ｔ５０６制御回路（１）のみが受は付け、実行す
る。また切り換えスイッチ（１３）が５Ｔ５０６側に設
定された状態で、ホストが２台目のハードディスクを選
択すると、ディスク切り換え回路（１４）は、上記同様
、ホストよりシステムバス（２）を介して、２台目のハ
ードディスク（ＩＤＣハードディスク（３ａ））を示す
アドレスと共に、「Ｌ」のデータビットを人力し、ディ
スク１信号出力を「Ｌ」にラッチする。この結果、ディ
スク１信号はインバータ（１４ａ）にて反転し「Ｈノと
なって切り換えスイッチ（１３）を通り、再びインバー
タ（１４ｂ） にて反転しｒｌ、ＪとなってＩＤＣ制御
回路（１八）のセレクト端子に人力される。しかし、切
り換えスイッチ（１３）を通して出力されたディスク１
信号はｒ ＨＪであるため５Ｔ５０８制御回路（１）は
セレクトされず、システムバスから切り離される。従っ
てホストからのコマンドはＩＤＣ制御回路（ＩＡ）のみ
が受は付け、実行する。
ク切り換え制御回路（１４）にアドレス信は、アドレス
デコーダα３゛）が入力されたアドレス信号をデコード
し、このデコード出力にてユニットレジスタ（１３ｂ）
のゲートを開く、更にユニットレジスタ（１３ｂ）は「
Ｈ」のデータビットをライト信号に同期して書き込み、
ユニットセレクトを下すディスク１信号をラッチ出力す
る。このｒ ＨＪのディスク１信号はインバータ（１４
ａ）にて反転させられ「Ｌ」となって５Ｔ５０６制御回
路（１）のセレクト端子に出力される。この時５Ｔ５０
６制御回路（１）はセレクトされるがＩＤＣ制御回路（
１八）は切り換えスイッチ（１３）からの「Ｌ」信号を
再度反転し、ｒＨＪ信号としてセレクト端子に人力され
る為、セレクトされず、ＩＤＣ制御回路（ＩＡ）はシス
テムバスから切り離される。従ってホストからのコマン
ドは５Ｔ５０６制御回路（１）のみが受は付け、実行す
る。また切り換えスイッチ（１３）が５Ｔ５０６側に設
定された状態で、ホストが２台目のハードディスクを選
択すると、ディスク切り換え回路（１４）は、上記同様
、ホストよりシステムバス（２）を介して、２台目のハ
ードディスク（ＩＤＣハードディスク（３ａ））を示す
アドレスと共に、「Ｌ」のデータビットを人力し、ディ
スク１信号出力を「Ｌ」にラッチする。この結果、ディ
スク１信号はインバータ（１４ａ）にて反転し「Ｈノと
なって切り換えスイッチ（１３）を通り、再びインバー
タ（１４ｂ） にて反転しｒｌ、ＪとなってＩＤＣ制御
回路（１八）のセレクト端子に人力される。しかし、切
り換えスイッチ（１３）を通して出力されたディスク１
信号はｒ ＨＪであるため５Ｔ５０８制御回路（１）は
セレクトされず、システムバスから切り離される。従っ
てホストからのコマンドはＩＤＣ制御回路（ＩＡ）のみ
が受は付け、実行する。
一方、切り換えスイッチ（１３）がＩＤＤ側に設定され
ている場合に、ディスク切り換え回路（１４）が上記同
様、１台目のディスクを選択するアドレス、及び「Ｈ」
のデータビット等を入力して、ｒＨ」のディスク１信号
をラッチ出力すると「Ｈ」出力はインバータ（１４ｂ）
にて反転し「Ｌ」となってＩＤＣ制御回路（ＩＡ）のセ
レクト端子に入力される。
ている場合に、ディスク切り換え回路（１４）が上記同
様、１台目のディスクを選択するアドレス、及び「Ｈ」
のデータビット等を入力して、ｒＨ」のディスク１信号
をラッチ出力すると「Ｈ」出力はインバータ（１４ｂ）
にて反転し「Ｌ」となってＩＤＣ制御回路（ＩＡ）のセ
レクト端子に入力される。
一方、２金目ディスクを選択する各信号をホストより人
力した場合は「Ｌ」のディスク１信号が直接５Ｔ５０６
制御回路（１）のセレクト端子にラッチ出力される。従
って、ホスト側では、５Ｔ５０６デイスク（３）、或は
ＩＤＣディスク（３ａ）の何れが１台目のハードディス
クに切り換え選択されているか認識する必要なく単に１
台目、及び２金目ディスクを選択する信号を出力するこ
とで、各ハードディスクが実行可能となる。
力した場合は「Ｌ」のディスク１信号が直接５Ｔ５０６
制御回路（１）のセレクト端子にラッチ出力される。従
って、ホスト側では、５Ｔ５０６デイスク（３）、或は
ＩＤＣディスク（３ａ）の何れが１台目のハードディス
クに切り換え選択されているか認識する必要なく単に１
台目、及び２金目ディスクを選択する信号を出力するこ
とで、各ハードディスクが実行可能となる。
尚、上記実施例では、１金目ハードディスクを設定する
際に、ハードウェア的なスイッチを、１金目ハードディ
スク対応の制御回路に切り換えていたが、第３図に示す
ように、ユニットレジスタ（１３ｂ） と同様の切り
換えレジスタ（１４ｃ）からのスイッチ信号と、上記ユ
ニットレジスタ（１３ｂ）からのディスク１侶号の排他
的論理和をＥｘＯＲ（１４ｄ）で取り、その論理出力を
各制御回路（１） 、 （１＾）のセレクト端子にラッ
チ出力してもよい。
際に、ハードウェア的なスイッチを、１金目ハードディ
スク対応の制御回路に切り換えていたが、第３図に示す
ように、ユニットレジスタ（１３ｂ） と同様の切り
換えレジスタ（１４ｃ）からのスイッチ信号と、上記ユ
ニットレジスタ（１３ｂ）からのディスク１侶号の排他
的論理和をＥｘＯＲ（１４ｄ）で取り、その論理出力を
各制御回路（１） 、 （１＾）のセレクト端子にラッ
チ出力してもよい。
その動作としては、例えば５Ｔ５０６デイスク（３）を
１金目ハードディスクに設定する場合、スイッチ信号は
ｒＨ」にラッチしてＥｘＯＲ（１４ｄ）に人力するとと
もに、ディスク１信号もｒｌ（ＪにラッチしてＥｘＯＲ
（１４ｄ）に人力するとＥｘＯＲ（１４ｄ）出力は「Ｌ
」となって５７５０６制御回路（１）のセレクト端子の
みに入力される。また、スイッチ信号を「Ｌ」にラッチ
すると、ＥｘＯＲ（１４ｄ）出力は「Ｈ」となり、更に
インバータ（１４ｂ）で「Ｌ」に反転してｌ０ＤＩＩＪ
御回路（ＩＡ）のセレクト端子のみに入力される。
１金目ハードディスクに設定する場合、スイッチ信号は
ｒＨ」にラッチしてＥｘＯＲ（１４ｄ）に人力するとと
もに、ディスク１信号もｒｌ（ＪにラッチしてＥｘＯＲ
（１４ｄ）に人力するとＥｘＯＲ（１４ｄ）出力は「Ｌ
」となって５７５０６制御回路（１）のセレクト端子の
みに入力される。また、スイッチ信号を「Ｌ」にラッチ
すると、ＥｘＯＲ（１４ｄ）出力は「Ｈ」となり、更に
インバータ（１４ｂ）で「Ｌ」に反転してｌ０ＤＩＩＪ
御回路（ＩＡ）のセレクト端子のみに入力される。
或は、ＩＤＣディスク（３ａ）を１台目のハードディス
クとする場合は、スイッチ信号を「Ｌ」としてＥｘＯＲ
（１４ｄ）にラッチ出力し、この状態でｒ ＨＪのディ
スク１信号をＥｘＯＲ（１４ｄ）にラッチ出力するとＥ
ｘＯＲ出力はｒ ＨＪ となったあと、インノて一タ（
１４ｂ）でｒｌ、Ｊに反転してＩｔｌ［ｌ制御回路（Ｉ
Ａ）のセレクト端子に人力される。一方ディスク１信号
をｒ Ｌ ＪとしてＥｘＯＲ（１４ｄ）にラッチ出力す
るとＥｘＯＲ出力は「Ｌ」となフて５Ｔ５０６制御回路
（１）のセレクト端子に入力される。従って、１台目の
ディスク設定はホストからの設定コマンドにて行なうこ
とができる。
クとする場合は、スイッチ信号を「Ｌ」としてＥｘＯＲ
（１４ｄ）にラッチ出力し、この状態でｒ ＨＪのディ
スク１信号をＥｘＯＲ（１４ｄ）にラッチ出力するとＥ
ｘＯＲ出力はｒ ＨＪ となったあと、インノて一タ（
１４ｂ）でｒｌ、Ｊに反転してＩｔｌ［ｌ制御回路（Ｉ
Ａ）のセレクト端子に人力される。一方ディスク１信号
をｒ Ｌ ＪとしてＥｘＯＲ（１４ｄ）にラッチ出力す
るとＥｘＯＲ出力は「Ｌ」となフて５Ｔ５０６制御回路
（１）のセレクト端子に入力される。従って、１台目の
ディスク設定はホストからの設定コマンドにて行なうこ
とができる。
以上のように、この発明によれば、同一制御装置にイン
タフェース仕様が異なるハードディスクに対応する制御
回路を搭載し、これら制御回路中、第１アクセス対象と
なる制御回路をユーザ側で随時任意に設定できると共に
、上位装置側では何れの制御回路が第１アクセス対象と
なフているか認識することなく第１アクセス対象となる
制御回路に選択信号を出力できることから、極めて汎用
性に富んだ制御装置になると共に、上位装置側のソフト
ウェア負担を軽減することができる。
タフェース仕様が異なるハードディスクに対応する制御
回路を搭載し、これら制御回路中、第１アクセス対象と
なる制御回路をユーザ側で随時任意に設定できると共に
、上位装置側では何れの制御回路が第１アクセス対象と
なフているか認識することなく第１アクセス対象となる
制御回路に選択信号を出力できることから、極めて汎用
性に富んだ制御装置になると共に、上位装置側のソフト
ウェア負担を軽減することができる。
￥Ｓ１図はこの発明の一実施例に係るハードディスク制
御装置の構成図、第２図は本実施例におけるディスク切
り換え回路の構成図、第３図は他の実施例によるディス
ク切り換え回路の構成図、第４図は５Ｔ５０６制御用ハ
一ドデイスク制御回路の構成図、第５図はＩＤＤ用ハー
ドディスク制御回路の構成図である。 図において、（１）は５Ｔ５０６制御回路、（ＩＡ）は
ＩＤＤ制御回路、（３）は５Ｔ５０６デイスク、（３ａ
）はＩＤＣディスク、（１３）は切り換えスイッチ、（
１４）はディスク切り換え制御回路である。 尚、各図中同一符号は同一または相当部分を示す。
御装置の構成図、第２図は本実施例におけるディスク切
り換え回路の構成図、第３図は他の実施例によるディス
ク切り換え回路の構成図、第４図は５Ｔ５０６制御用ハ
一ドデイスク制御回路の構成図、第５図はＩＤＤ用ハー
ドディスク制御回路の構成図である。 図において、（１）は５Ｔ５０６制御回路、（ＩＡ）は
ＩＤＤ制御回路、（３）は５Ｔ５０６デイスク、（３ａ
）はＩＤＣディスク、（１３）は切り換えスイッチ、（
１４）はディスク切り換え制御回路である。 尚、各図中同一符号は同一または相当部分を示す。
Claims (1)
- インタフェース仕様が異なるハードディスクをアクセス
制御する各ハードディスク対応の制御回路と、上記各ハ
ードディスク中、第１及び第２アクセス対象となるハー
ドディスクの選択信号をそれぞれ切り換え出力するディ
スク切換え手段と、上記各ハードディスク中、第１アク
セス対象とするハードディスクを任意に切り換え設定す
るスイッチ手段と、上記第１アクセス対象となるハード
ディスクの選択信号を任意に設定された第１アクセス対
象ハードディスク対応の制御回路へ導出すると共に、切
り換え出力された他の選択信号を第２アクセス対象ハー
ドディスク対応の制御回路へ導出する選択信号導出手段
とを備えたことを特徴とするディスク制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14027190A JPH0433123A (ja) | 1990-05-30 | 1990-05-30 | ディスク制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14027190A JPH0433123A (ja) | 1990-05-30 | 1990-05-30 | ディスク制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0433123A true JPH0433123A (ja) | 1992-02-04 |
Family
ID=15264895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14027190A Pending JPH0433123A (ja) | 1990-05-30 | 1990-05-30 | ディスク制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0433123A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11288357A (ja) * | 1998-12-11 | 1999-10-19 | Mitsumi Electric Co Ltd | コンピュータ用光ディスク再生装置 |
-
1990
- 1990-05-30 JP JP14027190A patent/JPH0433123A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11288357A (ja) * | 1998-12-11 | 1999-10-19 | Mitsumi Electric Co Ltd | コンピュータ用光ディスク再生装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2545482B2 (ja) | インタ―フェイス装置の転送パラメ―タ設定方法 | |
| US5692200A (en) | Bridge circuit for preventing data incoherency by holding off propagation of data transfer completion interrupts until data clears the bridge circuit | |
| JPH0877066A (ja) | フラッシュメモリコントローラ | |
| JPH07160429A (ja) | コンパクトディスク−ロムドライブ用のインタフェ−ス回路 | |
| KR970005742B1 (ko) | 데이타 전송 제어용 인터페이스 회로 | |
| JPH0433123A (ja) | ディスク制御装置 | |
| JPS58221460A (ja) | 磁気デイスク制御装置 | |
| JP2000148664A (ja) | Ｐｃｉ機能拡張制御装置、及びｐｃｉ機能拡張制御方法 | |
| KR100289806B1 (ko) | 프로그래머블 입출력장치 | |
| KR100475381B1 (ko) | 기록 매체 드라이브의 보안 장치 | |
| TW407232B (en) | Data transferring/separating controller | |
| JPH0651929U (ja) | インタフェース回路 | |
| JP3161370B2 (ja) | ポート兼用回路 | |
| JP2004334880A (ja) | ディスクドライブの状態認識方法及びシステム | |
| JPS62107304A (ja) | プログラマブルコントロ−ラ | |
| JPH05334234A (ja) | 高速ｄｍａ転送装置 | |
| JPS62125458A (ja) | デ−タ転送制御回路 | |
| JPH0497455A (ja) | メモリ制御回路 | |
| JPS61217854A (ja) | プログラマブルコントロ−ラのｉ／ｏ増設ユニツト | |
| JPH04332064A (ja) | コンパクトディスクのデータ転送装置 | |
| JPH03280151A (ja) | Ｄｓｐに付加するｉｏアクセス回路 | |
| JPH06110768A (ja) | メモリ初期化方式 | |
| JPS59165170A (ja) | デユアルシステム方式 | |
| JPH03259344A (ja) | 割込み拡張方式 | |
| JPH04312114A (ja) | ハードディスク制御装置 |