JPH04335533A - ヘテロ接合バイポーラトランジスタの製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタの製造方法Info
- Publication number
- JPH04335533A JPH04335533A JP3105429A JP10542991A JPH04335533A JP H04335533 A JPH04335533 A JP H04335533A JP 3105429 A JP3105429 A JP 3105429A JP 10542991 A JP10542991 A JP 10542991A JP H04335533 A JPH04335533 A JP H04335533A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- collector
- electrode
- mesa
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は超高速デバイス、超高周
波デバイスに利用できるヘテロ接合バイポーラトランジ
スタ（以下、ＨＢＴと略す）の製造方法に関するもので
ある。
波デバイスに利用できるヘテロ接合バイポーラトランジ
スタ（以下、ＨＢＴと略す）の製造方法に関するもので
ある。
【０００２】
【従来の技術】近年、バイポーラトランジスタは高速デ
バイスの一つとして、各方面でその開発が活発に進めら
れている。特にＨＢＴは超高速デバイスとして非常に有
望であり、その特徴を生かすために、ウェットエッチン
グによりメサ形状の形成を行ったり、ドライエッチング
により垂直エッチングを行うなど、種々のエッチングに
よるデバイスの微細化が図られている。
バイスの一つとして、各方面でその開発が活発に進めら
れている。特にＨＢＴは超高速デバイスとして非常に有
望であり、その特徴を生かすために、ウェットエッチン
グによりメサ形状の形成を行ったり、ドライエッチング
により垂直エッチングを行うなど、種々のエッチングに
よるデバイスの微細化が図られている。
【０００３】以下、図面を参照しながら、上述した従来
のＨＢＴの製造方法の一例について説明する。
のＨＢＴの製造方法の一例について説明する。
【０００４】図１３、１４、１５は従来のＨＢＴの製造
方法を示すＨＢＴの断面図である。図１３、１４、１５
において、３１はエミッタ電極を兼ねたＡｌからなるエ
ッチングマスク、３２はｎ形Ｓｉからなるエミッタ層、
３３はｐ形Ｓｉ１−ｘＧｅｘ（ｘ＝０．１２）からなる
ベース層、３４はｎ形Ｓｉからなるコレクタ層、３５は
ＳｉＯ２からなる絶縁層、３６はｐ形Ｓｉ基板、３７は
Ａｌからなるベース電極である。
方法を示すＨＢＴの断面図である。図１３、１４、１５
において、３１はエミッタ電極を兼ねたＡｌからなるエ
ッチングマスク、３２はｎ形Ｓｉからなるエミッタ層、
３３はｐ形Ｓｉ１−ｘＧｅｘ（ｘ＝０．１２）からなる
ベース層、３４はｎ形Ｓｉからなるコレクタ層、３５は
ＳｉＯ２からなる絶縁層、３６はｐ形Ｓｉ基板、３７は
Ａｌからなるベース電極である。
【０００５】以上のような構成のＨＢＴの製造方法につ
いて以下に説明する。Ｓｉ基板３７を１２００℃のドラ
イＯ２酸化することにより、Ｓｉ基板表面から厚さ ２
００ｎｍのＳｉＯ２からなる絶縁層３５を形成し、前記
Ｓｉ基板上に基板温度 ６５０℃において分子線エピタ
キシー法を用いてＳｂを３ｘ１０１６ｃｍ−３ドープし
たｎ形Ｓｉからなるコレクタ層３４を ３００ｎｍ形成
し、さらにその上に基板温度 ５３０℃において分子線
エピタキシー法を用いてＧａを２ｘ１０１８ｃｍ−３ド
ープしたｐ形Ｓｉ１−ｘＧｅｘ（ｘ＝０．１２）からな
るベース層３３を８０ｎｍ形成し、さらにその上に基板
温度 ６５０℃において分子線エピタキシー法を用いて
Ｓｂを５ｘ１０１７ｃｍ−３ドープしたｎ形Ｓｉからな
るエミッタ層３２を ３００ｎｍ形成し、さらにその上
にフォトリソグラフィーと真空蒸着法を用いてエミッタ
電極を兼ねたＡｌからなるエッチングマスク３１を ３
００ｎｍ形成すると、図１３の試料が得られる。
いて以下に説明する。Ｓｉ基板３７を１２００℃のドラ
イＯ２酸化することにより、Ｓｉ基板表面から厚さ ２
００ｎｍのＳｉＯ２からなる絶縁層３５を形成し、前記
Ｓｉ基板上に基板温度 ６５０℃において分子線エピタ
キシー法を用いてＳｂを３ｘ１０１６ｃｍ−３ドープし
たｎ形Ｓｉからなるコレクタ層３４を ３００ｎｍ形成
し、さらにその上に基板温度 ５３０℃において分子線
エピタキシー法を用いてＧａを２ｘ１０１８ｃｍ−３ド
ープしたｐ形Ｓｉ１−ｘＧｅｘ（ｘ＝０．１２）からな
るベース層３３を８０ｎｍ形成し、さらにその上に基板
温度 ６５０℃において分子線エピタキシー法を用いて
Ｓｂを５ｘ１０１７ｃｍ−３ドープしたｎ形Ｓｉからな
るエミッタ層３２を ３００ｎｍ形成し、さらにその上
にフォトリソグラフィーと真空蒸着法を用いてエミッタ
電極を兼ねたＡｌからなるエッチングマスク３１を ３
００ｎｍ形成すると、図１３の試料が得られる。
【０００６】図１３の試料を、弗酸と硝酸と水からなる
エッチング溶液を用いて、エミッタ層３２をウェットエ
ッチングすると、エミッタメサが形成され、ベース層３
３が露呈される（図１４）。さらに、前記エッチングマ
スク３１をマスクとして真空蒸着法によりベース電極３
７を自己整合的に形成することができる（図１５）。
エッチング溶液を用いて、エミッタ層３２をウェットエ
ッチングすると、エミッタメサが形成され、ベース層３
３が露呈される（図１４）。さらに、前記エッチングマ
スク３１をマスクとして真空蒸着法によりベース電極３
７を自己整合的に形成することができる（図１５）。
【０００７】
【発明が解決しようとする課題】しかしながら、本従来
例においては、前記エミッタ層３２をウェットエッチン
グする際に、前記エミッタメサがサイドエッチングによ
って極端に細るため、前記エミッタ電極がはがれやすく
、前記エミッタ電極と前記エミッタ層３２のコンタクト
抵抗が高いという課題を有していた。
例においては、前記エミッタ層３２をウェットエッチン
グする際に、前記エミッタメサがサイドエッチングによ
って極端に細るため、前記エミッタ電極がはがれやすく
、前記エミッタ電極と前記エミッタ層３２のコンタクト
抵抗が高いという課題を有していた。
【０００８】本発明は上記課題に鑑み、エミッタ電極が
はがれることなく、エミッタ電極とエミッタ層のコンタ
クト抵抗を低くすることができるＨＢＴの製造方法、な
らびにコレクタ電極がはがれることなく、コレクタ電極
とコレクタ層のコンタクト抵抗を低くすることができる
ＨＢＴの製造方法を提供するものである。
はがれることなく、エミッタ電極とエミッタ層のコンタ
クト抵抗を低くすることができるＨＢＴの製造方法、な
らびにコレクタ電極がはがれることなく、コレクタ電極
とコレクタ層のコンタクト抵抗を低くすることができる
ＨＢＴの製造方法を提供するものである。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に本発明の製造方法は、ＨＢＴのエミッタ電極ならびに
エミッタメサを形成するに際し、絶縁体のマスクを用い
たドライエッチングによりエミッタメサの一部を形成し
、前記マスクをパターン反転し、前記エミッタメサ表面
にエミッタ電極を形成し、前記エミッタ電極を用いたウ
ェットエッチングによりエミッタメサを完成するという
工程を備えたものである。
に本発明の製造方法は、ＨＢＴのエミッタ電極ならびに
エミッタメサを形成するに際し、絶縁体のマスクを用い
たドライエッチングによりエミッタメサの一部を形成し
、前記マスクをパターン反転し、前記エミッタメサ表面
にエミッタ電極を形成し、前記エミッタ電極を用いたウ
ェットエッチングによりエミッタメサを完成するという
工程を備えたものである。
【００１０】また、ＨＢＴのコレクタ電極ならびにコレ
クタメサを形成するに際し、絶縁体のマスクを用いたド
ライエッチングによりコレクタメサの一部を形成し、前
記マスクをパターン反転し、前記コレクタメサ表面にコ
レクタ電極を形成し、前記コレクタ電極を用いたウェッ
トエッチングによりコレクタメサを完成するという工程
を備えたものである。
クタメサを形成するに際し、絶縁体のマスクを用いたド
ライエッチングによりコレクタメサの一部を形成し、前
記マスクをパターン反転し、前記コレクタメサ表面にコ
レクタ電極を形成し、前記コレクタ電極を用いたウェッ
トエッチングによりコレクタメサを完成するという工程
を備えたものである。
【００１１】
【作用】本発明は上記した構成によって、エミッタメサ
が極端に細ることなくエミッタメサを完成することによ
り、エミッタ電極がはがれることなく、エミッタ電極と
エミッタ層のコンタクト抵抗を低くすることができる。 また、前記エミッタ電極をマスクとして、ベース電極を
自己整合的に形成することができる。
が極端に細ることなくエミッタメサを完成することによ
り、エミッタ電極がはがれることなく、エミッタ電極と
エミッタ層のコンタクト抵抗を低くすることができる。 また、前記エミッタ電極をマスクとして、ベース電極を
自己整合的に形成することができる。
【００１２】さらに、本発明は上記した構成によって、
コレクタメサが極端に細ることなくコレクタメサを完成
することにより、コレクタ電極がはがれることなく、コ
レクタ電極とコレクタ層のコンタクト抵抗を低くするこ
とができる。また、前記コレクタ電極をマスクとして、
ベース電極を自己整合的に形成することができる。
コレクタメサが極端に細ることなくコレクタメサを完成
することにより、コレクタ電極がはがれることなく、コ
レクタ電極とコレクタ層のコンタクト抵抗を低くするこ
とができる。また、前記コレクタ電極をマスクとして、
ベース電極を自己整合的に形成することができる。
【００１３】
【実施例】以下本発明の一実施例のＨＢＴの製造方法に
ついて、図面を参照しながら説明する。
ついて、図面を参照しながら説明する。
【００１４】図１、２、３、４、５、６は本発明のＨＢ
Ｔの製造方法を示すＨＢＴの断面図である。図１、２、
３、４、５、６において、１１はＳｉＯ２からなるエッ
チングマスク、１２はｎ形Ｓｉからなるエミッタ層、１
３はｐ形Ｓｉ１−ｘＧｅｘ（ｘ＝０．１２）からなるベ
ース層、１４はｎ形Ｓｉからなるコレクタ層、１５はＳ
ｉＯ２からなる絶縁層、１６はｐ形Ｓｉ基板、１７は反
応性イオンエッチング（以下、ＲＩＥと略す）を行うプ
ラズマ、１８はＡｌからなるエミッタ電極、１９はＡｌ
からなるベース電極、２０はレジストである。
Ｔの製造方法を示すＨＢＴの断面図である。図１、２、
３、４、５、６において、１１はＳｉＯ２からなるエッ
チングマスク、１２はｎ形Ｓｉからなるエミッタ層、１
３はｐ形Ｓｉ１−ｘＧｅｘ（ｘ＝０．１２）からなるベ
ース層、１４はｎ形Ｓｉからなるコレクタ層、１５はＳ
ｉＯ２からなる絶縁層、１６はｐ形Ｓｉ基板、１７は反
応性イオンエッチング（以下、ＲＩＥと略す）を行うプ
ラズマ、１８はＡｌからなるエミッタ電極、１９はＡｌ
からなるベース電極、２０はレジストである。
【００１５】以上のような構成のＨＢＴの製造方法につ
いて、以下図１、２、３、４、５、６を用いて説明する
。
いて、以下図１、２、３、４、５、６を用いて説明する
。
【００１６】Ｓｉ基板１７を１２００℃のドライＯ２酸
化することにより、Ｓｉ基板表面から厚さ ２００ｎｍ
のＳｉＯ２からなる絶縁層１５を形成し、前記Ｓｉ基板
上に基板温度 ６５０℃において分子線エピタキシー法
を用いてＳｂを３ｘ１０１６ｃｍ−３ドープしたｎ形Ｓ
ｉからなるコレクタ層１４を ３００ｎｍ形成し、さら
にその上に基板温度 ５３０℃において分子線エピタキ
シー法を用いてＧａを２ｘ１０１８ｃｍ−３ドープした
ｐ形Ｓｉ１−ｘＧｅｘ（ｘ＝０．１２）からなるベース
層１３を８０ｎｍ形成し、さらにその上に基板温度 ６
５０℃において分子線エピタキシー法を用いてＳｂを５
ｘ１０１７ｃｍ−３ドープしたｎ形Ｓｉからなるエミッ
タ層１２を ３００ｎｍ形成し、さらにその上にフォト
リソグラフィーと化学気相成長法を用いてＳｉＯ２から
なるエッチングマスク１１を ３００ｎｍ形成すると、
図１の試料が得られる。
化することにより、Ｓｉ基板表面から厚さ ２００ｎｍ
のＳｉＯ２からなる絶縁層１５を形成し、前記Ｓｉ基板
上に基板温度 ６５０℃において分子線エピタキシー法
を用いてＳｂを３ｘ１０１６ｃｍ−３ドープしたｎ形Ｓ
ｉからなるコレクタ層１４を ３００ｎｍ形成し、さら
にその上に基板温度 ５３０℃において分子線エピタキ
シー法を用いてＧａを２ｘ１０１８ｃｍ−３ドープした
ｐ形Ｓｉ１−ｘＧｅｘ（ｘ＝０．１２）からなるベース
層１３を８０ｎｍ形成し、さらにその上に基板温度 ６
５０℃において分子線エピタキシー法を用いてＳｂを５
ｘ１０１７ｃｍ−３ドープしたｎ形Ｓｉからなるエミッ
タ層１２を ３００ｎｍ形成し、さらにその上にフォト
リソグラフィーと化学気相成長法を用いてＳｉＯ２から
なるエッチングマスク１１を ３００ｎｍ形成すると、
図１の試料が得られる。
【００１７】図１の試料を、ＳＦ６ を用いたＲＩＥに
よりエミッタ層１２を ２００ｎｍドライエッチングす
る（図２）。 ついで、図３、４に示すように、エッチングマスク１１
をパターン反転によってエミッタ電極１８に反転する。 つまり、図３に示すようにレジスト２０を塗布した後、
エッチングマスク１１を除去し、全面にエミッタ電極１
８を形成したあと、リフトオフによってエミッタ層１２
上にエミッタ電極１８を形成する。さらに、図４の試料
を弗酸と硝酸と水からなるエッチング溶液を用いて前記
エミッタ層１２をウェットエッチングすることにより、
ベース層１３が露呈されると共に、エミッタメサが完成
する（図５）。エミッタ層１２をウェットエッチングす
る時間は従来に比べて非常に短いので、前記エミッタメ
サが極端に細ることはない。さらに前記エミッタ電極１
８をマスクとして、真空蒸着法によりベース電極１９を
自己整合的に形成することができる（図６）。
よりエミッタ層１２を ２００ｎｍドライエッチングす
る（図２）。 ついで、図３、４に示すように、エッチングマスク１１
をパターン反転によってエミッタ電極１８に反転する。 つまり、図３に示すようにレジスト２０を塗布した後、
エッチングマスク１１を除去し、全面にエミッタ電極１
８を形成したあと、リフトオフによってエミッタ層１２
上にエミッタ電極１８を形成する。さらに、図４の試料
を弗酸と硝酸と水からなるエッチング溶液を用いて前記
エミッタ層１２をウェットエッチングすることにより、
ベース層１３が露呈されると共に、エミッタメサが完成
する（図５）。エミッタ層１２をウェットエッチングす
る時間は従来に比べて非常に短いので、前記エミッタメ
サが極端に細ることはない。さらに前記エミッタ電極１
８をマスクとして、真空蒸着法によりベース電極１９を
自己整合的に形成することができる（図６）。
【００１８】以上のように本実施例によれば、ＨＢＴの
エミッタ電極ならびにエミッタメサを形成するに際し、
絶縁体のマスクを用いたドライエッチングによりエミッ
タメサの一部を形成し、前記マスクをパターン反転し、
前記エミッタメサ表面にエミッタ電極を形成し、前記エ
ミッタ電極を用いたウェットエッチングによってエミッ
タメサを完成することにより、前記エミッタ電極がはが
れることなく、エミッタ電極とエミッタ層のコンタクト
抵抗が低いエミッタメサを形成することができる。また
、前記エミッタ電極をマスクとして前記ベース電極を自
己整合的に形成することができるので、微細で、寄生容
量の小さいＨＢＴが形成可能となる。また、Ｓｉ基板を
用いているので、現在のＳｉデバイスとの競合も可能で
ある。
エミッタ電極ならびにエミッタメサを形成するに際し、
絶縁体のマスクを用いたドライエッチングによりエミッ
タメサの一部を形成し、前記マスクをパターン反転し、
前記エミッタメサ表面にエミッタ電極を形成し、前記エ
ミッタ電極を用いたウェットエッチングによってエミッ
タメサを完成することにより、前記エミッタ電極がはが
れることなく、エミッタ電極とエミッタ層のコンタクト
抵抗が低いエミッタメサを形成することができる。また
、前記エミッタ電極をマスクとして前記ベース電極を自
己整合的に形成することができるので、微細で、寄生容
量の小さいＨＢＴが形成可能となる。また、Ｓｉ基板を
用いているので、現在のＳｉデバイスとの競合も可能で
ある。
【００１９】以下本発明の第２の実施例のＨＢＴの製造
方法について、図面を参照しながら説明する。
方法について、図面を参照しながら説明する。
【００２０】図７、８、９、１０、１１、１２は本発明
のＨＢＴの製造方法を示すＨＢＴの断面図である。図７
、８、９、１０、１１、１２において、１１はＳｉＯ２
からなるエッチングマスク、１２はｎ形Ｓｉからなるコ
レクタ層、１３はｐ形Ｓｉ１−ｘＧｅｘ（ｘ＝０．１２
）からなるベース層、１４はｎ形Ｓｉからなるエミッタ
層、１５はＳｉＯ２からなる絶縁層、１６はｐ形Ｓｉ基
板、１７は反応性イオンエッチング（以下、ＲＩＥと略
す）を行うプラズマ、１８はＡｌからなるコレクタ電極
、１９はＡｌからなるベース電極、２０はレジストであ
る。
のＨＢＴの製造方法を示すＨＢＴの断面図である。図７
、８、９、１０、１１、１２において、１１はＳｉＯ２
からなるエッチングマスク、１２はｎ形Ｓｉからなるコ
レクタ層、１３はｐ形Ｓｉ１−ｘＧｅｘ（ｘ＝０．１２
）からなるベース層、１４はｎ形Ｓｉからなるエミッタ
層、１５はＳｉＯ２からなる絶縁層、１６はｐ形Ｓｉ基
板、１７は反応性イオンエッチング（以下、ＲＩＥと略
す）を行うプラズマ、１８はＡｌからなるコレクタ電極
、１９はＡｌからなるベース電極、２０はレジストであ
る。
【００２１】以上のような構成のＨＢＴの製造方法につ
いて、以下図７、８、９、１０、１１、１２を用いて説
明する。
いて、以下図７、８、９、１０、１１、１２を用いて説
明する。
【００２２】Ｓｉ基板２７を１２００℃のドライＯ２酸
化することにより、Ｓｉ基板表面から厚さ ２００ｎｍ
のＳｉＯ２からなる絶縁層２５を形成し、前記Ｓｉ基板
上に基板温度 ６５０℃において分子線エピタキシー法
を用いてＳｂを５ｘ１０１７ｃｍ−３ドープしたｎ形Ｓ
ｉからなるエミッタ層２４を ３００ｎｍ形成し、さら
にその上に基板温度 ５３０℃において分子線エピタキ
シー法を用いてＧａを２ｘ１０１８ｃｍ−３ドープした
ｐ形Ｓｉ１−ｘＧｅｘ（ｘ＝０．１２）からなるベース
層２３を８０ｎｍ形成し、さらにその上に基板温度 ６
５０℃において分子線エピタキシー法を用いてＳｂを３
ｘ１０１６ｃｍ−３ドープしたｎ形Ｓｉからなるコレク
タ層２２を ３００ｎｍ形成し、さらにその上にフォト
リソグラフィーと化学気相成長法を用いてＳｉＯ２から
なるエッチングマスク２１を ３００ｎｍ形成すると、
図７の試料が得られる。
化することにより、Ｓｉ基板表面から厚さ ２００ｎｍ
のＳｉＯ２からなる絶縁層２５を形成し、前記Ｓｉ基板
上に基板温度 ６５０℃において分子線エピタキシー法
を用いてＳｂを５ｘ１０１７ｃｍ−３ドープしたｎ形Ｓ
ｉからなるエミッタ層２４を ３００ｎｍ形成し、さら
にその上に基板温度 ５３０℃において分子線エピタキ
シー法を用いてＧａを２ｘ１０１８ｃｍ−３ドープした
ｐ形Ｓｉ１−ｘＧｅｘ（ｘ＝０．１２）からなるベース
層２３を８０ｎｍ形成し、さらにその上に基板温度 ６
５０℃において分子線エピタキシー法を用いてＳｂを３
ｘ１０１６ｃｍ−３ドープしたｎ形Ｓｉからなるコレク
タ層２２を ３００ｎｍ形成し、さらにその上にフォト
リソグラフィーと化学気相成長法を用いてＳｉＯ２から
なるエッチングマスク２１を ３００ｎｍ形成すると、
図７の試料が得られる。
【００２３】図７の試料を、ＳＦ６ を用いたＲＩＥに
よりコレクタ層２２を ２００ｎｍドライエッチングす
る（図８）。 ついで、図９、１０に示すように、エッチングマスク２
１をパターン反転によってコレクタ電極２８に反転する
。図１０の試料を弗酸と硝酸と水からなるエッチング溶
液を用いて前記コレクタ層２２をウェットエッチングす
ることにより、ベース層２３が露呈されると共に、コレ
クタメサが完成する（図１１）。コレクタ層２２をウェ
ットエッチングする時間は従来に比べて非常に短いので
、前記コレクタメサが極端に細ることはない。さらに前
記コレクタ電極２８をマスクとして、真空蒸着法により
ベース電極２９を自己整合的に形成することができる（
図１２）。
よりコレクタ層２２を ２００ｎｍドライエッチングす
る（図８）。 ついで、図９、１０に示すように、エッチングマスク２
１をパターン反転によってコレクタ電極２８に反転する
。図１０の試料を弗酸と硝酸と水からなるエッチング溶
液を用いて前記コレクタ層２２をウェットエッチングす
ることにより、ベース層２３が露呈されると共に、コレ
クタメサが完成する（図１１）。コレクタ層２２をウェ
ットエッチングする時間は従来に比べて非常に短いので
、前記コレクタメサが極端に細ることはない。さらに前
記コレクタ電極２８をマスクとして、真空蒸着法により
ベース電極２９を自己整合的に形成することができる（
図１２）。
【００２４】以上のように本実施例によれば、ＨＢＴの
コレクタ電極ならびにコレクタメサを形成するに際し、
絶縁体のマスクを用いたドライエッチングによりコレク
タメサの一部を形成し、前記マスクをパターン反転し、
前記コレクタメサ表面にコレクタ電極を形成し、前記コ
レクタ電極を用いたウェットエッチングによってコレク
タメサを完成することにより、前記コレクタ電極がはが
れることなく、コレクタ電極とコレクタ層のコンタクト
抵抗が低いコレクタメサを形成することができる。また
、前記コレクタ電極をマスクとして前記ベース電極を自
己整合的に形成することができるので、微細で、寄生容
量の小さいＨＢＴが形成可能となる。また、Ｓｉ基板を
用いているので、現在のＳｉデバイスとの競合も可能で
ある。
コレクタ電極ならびにコレクタメサを形成するに際し、
絶縁体のマスクを用いたドライエッチングによりコレク
タメサの一部を形成し、前記マスクをパターン反転し、
前記コレクタメサ表面にコレクタ電極を形成し、前記コ
レクタ電極を用いたウェットエッチングによってコレク
タメサを完成することにより、前記コレクタ電極がはが
れることなく、コレクタ電極とコレクタ層のコンタクト
抵抗が低いコレクタメサを形成することができる。また
、前記コレクタ電極をマスクとして前記ベース電極を自
己整合的に形成することができるので、微細で、寄生容
量の小さいＨＢＴが形成可能となる。また、Ｓｉ基板を
用いているので、現在のＳｉデバイスとの競合も可能で
ある。
【００２５】なお、本実施例においてＨＢＴとしてベー
ス層がＳｉ１−ｘＧｅｘ（ｘ＝０．１２）からなるＨＢ
Ｔとしたが、エミッタ層がＳｉからなるＨＢＴであれば
よい。つまり、エミッタ層Ｓｉはベース層がＳｉ１−ｘ
Ｇｅｘよりバンドギャップが大きいため、ベースからエ
ミッタへのホールの移動が抑えられベース電流が少なく
、高い電流増幅率をＨＢＴが得られる。なお、本実施例
においてエッチングマスク２１はＳｉＯ２としたが、絶
縁体であればよく、エッチングガスはＳＦ６ としたが
、ＣＦ４ またはＣＣｌ４またはＣｌ２ またはＢＣｌ
３としてもよく、ドライエッチング方法は反応性イオン
エッチングとしたが、反応性イオンビームエッチングと
してもよい。
ス層がＳｉ１−ｘＧｅｘ（ｘ＝０．１２）からなるＨＢ
Ｔとしたが、エミッタ層がＳｉからなるＨＢＴであれば
よい。つまり、エミッタ層Ｓｉはベース層がＳｉ１−ｘ
Ｇｅｘよりバンドギャップが大きいため、ベースからエ
ミッタへのホールの移動が抑えられベース電流が少なく
、高い電流増幅率をＨＢＴが得られる。なお、本実施例
においてエッチングマスク２１はＳｉＯ２としたが、絶
縁体であればよく、エッチングガスはＳＦ６ としたが
、ＣＦ４ またはＣＣｌ４またはＣｌ２ またはＢＣｌ
３としてもよく、ドライエッチング方法は反応性イオン
エッチングとしたが、反応性イオンビームエッチングと
してもよい。
【００２６】
【発明の効果】以上のように本発明は、ＨＢＴのエミッ
タ電極ならびにエミッタメサを形成するに際し、絶縁体
のマスクを用いたドライエッチングによりエミッタメサ
の一部を形成し、前記マスクをパターン反転し、前記エ
ミッタメサ表面にエミッタ電極を形成し、前記エミッタ
電極を用いたウェットエッチングによってエミッタメサ
を完成することにより、前記エミッタ電極がはがれるこ
となく、エミッタ電極とエミッタ層のコンタクト抵抗が
低いエミッタメサを形成することができる。また、前記
エミッタ電極をマスクとして前記ベース電極を自己整合
的に形成することができるので、微細で、寄生容量の小
さいＨＢＴが形成可能となる。
タ電極ならびにエミッタメサを形成するに際し、絶縁体
のマスクを用いたドライエッチングによりエミッタメサ
の一部を形成し、前記マスクをパターン反転し、前記エ
ミッタメサ表面にエミッタ電極を形成し、前記エミッタ
電極を用いたウェットエッチングによってエミッタメサ
を完成することにより、前記エミッタ電極がはがれるこ
となく、エミッタ電極とエミッタ層のコンタクト抵抗が
低いエミッタメサを形成することができる。また、前記
エミッタ電極をマスクとして前記ベース電極を自己整合
的に形成することができるので、微細で、寄生容量の小
さいＨＢＴが形成可能となる。
【００２７】さらに本発明は、ＨＢＴのコレクタ電極な
らびにコレクタメサを形成するに際し、絶縁体のマスク
を用いたドライエッチングによりコレクタメサの一部を
形成し、前記マスクをパターン反転し、前記コレクタメ
サ表面にコレクタ電極を形成し、前記コレクタ電極を用
いたウェットエッチングによってコレクタメサを完成す
ることにより、前記コレクタ電極がはがれることなく、
コレクタ電極とコレクタ層のコンタクト抵抗が低いコレ
クタメサを形成することができる。また、前記コレクタ
電極をマスクとして前記ベース電極を自己整合的に形成
することができるので、微細で、寄生容量の小さいＨＢ
Ｔが形成可能となる。
らびにコレクタメサを形成するに際し、絶縁体のマスク
を用いたドライエッチングによりコレクタメサの一部を
形成し、前記マスクをパターン反転し、前記コレクタメ
サ表面にコレクタ電極を形成し、前記コレクタ電極を用
いたウェットエッチングによってコレクタメサを完成す
ることにより、前記コレクタ電極がはがれることなく、
コレクタ電極とコレクタ層のコンタクト抵抗が低いコレ
クタメサを形成することができる。また、前記コレクタ
電極をマスクとして前記ベース電極を自己整合的に形成
することができるので、微細で、寄生容量の小さいＨＢ
Ｔが形成可能となる。
【図１】本発明の第１の実施例におけるＨＢＴの製造方
法を説明する第１の工程断面図である。
法を説明する第１の工程断面図である。
【図２】本発明の第１の実施例におけるＨＢＴの製造方
法を説明する第２の工程断面図である。
法を説明する第２の工程断面図である。
【図３】本発明の第１の実施例におけるＨＢＴの製造方
法を説明する第３の工程断面図である。
法を説明する第３の工程断面図である。
【図４】本発明の第１の実施例におけるＨＢＴの製造方
法を説明する第４の工程断面図である。
法を説明する第４の工程断面図である。
【図５】本発明の第１の実施例におけるＨＢＴの製造方
法を説明する第５の工程断面図である。
法を説明する第５の工程断面図である。
【図６】本発明の第１の実施例におけるＨＢＴの製造方
法を説明する第６の工程断面図である。
法を説明する第６の工程断面図である。
【図７】本発明の第２の実施例におけるＨＢＴの製造方
法を説明する第１の工程断面図である。
法を説明する第１の工程断面図である。
【図８】本発明の第２の実施例におけるＨＢＴの製造方
法を説明する第２の工程断面図である。
法を説明する第２の工程断面図である。
【図９】本発明の第２の実施例におけるＨＢＴの製造方
法を説明する第３の工程断面図である。
法を説明する第３の工程断面図である。
【図１０】本発明の第２の実施例におけるＨＢＴの製造
方法を説明する第４の工程断面図である。
方法を説明する第４の工程断面図である。
【図１１】本発明の第２の実施例におけるＨＢＴの製造
方法を説明する第５の工程断面図である。
方法を説明する第５の工程断面図である。
【図１２】本発明の第２の実施例におけるＨＢＴの製造
方法を説明する第６の工程断面図である。
方法を説明する第６の工程断面図である。
【図１３】従来のＨＢＴの製造方法を説明する第１の工
程断面図である。
程断面図である。
【図１４】従来のＨＢＴの製造方法を説明する第２の工
程断面図である。
程断面図である。
【図１５】従来のＨＢＴの製造方法を説明する第３の工
程断面図である。
程断面図である。
１１ エッチングマスク
１２ エミッタ層
１３ ベース層
１４ コレクタ層
１５ 絶縁層
１６ Ｓｉ基板
１８ エミッタ電極
１９ ベース電極
２１ エッチングマスク
２２ コレクタ層
２３ ベース層
２４ エミッタ層
２５ 絶縁層
２６ Ｓｉ基板
２８ コレクタ電極
２９ ベース電極
３１ エッチングマスク
３２ エミッタ層
３３ ベース層
３４ コレクタ層
３５ 絶縁層
３６ Ｓｉ基板
３７ ベース電極
Claims (4)
- 【請求項１】 ヘテロ接合バイポーラトランジスタの
エミッタ電極ならびにエミッタメサを形成するに際し、
絶縁体のマスクを用いたドライエッチングによりエミッ
タメサの一部を形成し、前記マスクをパターン反転し、
前記エミッタメサ表面にエミッタ電極を形成し、前記エ
ミッタ電極を用いたウェットエッチングによりエミッタ
メサを完成することを特徴とするヘテロ接合バイポーラ
トランジスタの製造方法。 - 【請求項２】 エミッタメサがＳｉからなるエミッタ
層であることを特徴とする請求項１記載のヘテロ接合バ
イポーラトランジスタの製造方法。 - 【請求項３】 ヘテロ接合バイポーラトランジスタの
コレクタ電極ならびにコレクタメサを形成するに際し、
絶縁体のマスクを用いたドライエッチングによりコレク
タメサの一部を形成し、前記マスクをパターン反転し、
前記コレクタメサ表面にコレクタ電極を形成し、前記コ
レクタ電極を用いたウェットエッチングによりコレクタ
メサを完成することを特徴とするヘテロ接合バイポーラ
トランジスタの製造方法。 - 【請求項４】 エミッタがＳｉからなるエミッタ層で
あることを特徴とする請求項４記載のヘテロ接合バイポ
ーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3105429A JPH04335533A (ja) | 1991-05-10 | 1991-05-10 | ヘテロ接合バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3105429A JPH04335533A (ja) | 1991-05-10 | 1991-05-10 | ヘテロ接合バイポーラトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04335533A true JPH04335533A (ja) | 1992-11-24 |
Family
ID=14407358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3105429A Pending JPH04335533A (ja) | 1991-05-10 | 1991-05-10 | ヘテロ接合バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04335533A (ja) |
-
1991
- 1991-05-10 JP JP3105429A patent/JPH04335533A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| US5739062A (en) | Method of making bipolar transistor | |
| JPH1070134A (ja) | ダブルヘテロ構造バイポーラトランジスタデバイスの製造方法 | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JPH04335533A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH04334028A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2000223504A (ja) | 電界効果型半導体装置およびその製造方法 | |
| JP2005026242A (ja) | 半導体素子及び半導体素子の製造方法 | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH0588541B2 (ja) | ||
| JP2000349090A (ja) | バイポーラトランジスタ、およびその製造方法 | |
| JPH0523497B2 (ja) | ||
| JPH04324638A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH0360178B2 (ja) | ||
| JP2526492B2 (ja) | 半導体装置の製造方法 | |
| JPH05275444A (ja) | ヘテロ接合バイポーラ・トランジスタの製造方法 | |
| JP2976664B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH01233767A (ja) | ヘテロ接合バイポーラ・トランジスタおよびその製造方法 | |
| JPS6167274A (ja) | 半導体装置の製造方法 | |
| JPH04212428A (ja) | 半導体装置の製造方法 | |
| JPS63107066A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPH0645345A (ja) | エミッタ電極引出し配線およびその作製方法 | |
| JPS62152164A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS6233741B2 (ja) | ||
| JPH0523496B2 (ja) |