JPH0441258A - サーマルプリンタヘッド - Google Patents
サーマルプリンタヘッドInfo
- Publication number
- JPH0441258A JPH0441258A JP14955090A JP14955090A JPH0441258A JP H0441258 A JPH0441258 A JP H0441258A JP 14955090 A JP14955090 A JP 14955090A JP 14955090 A JP14955090 A JP 14955090A JP H0441258 A JPH0441258 A JP H0441258A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- thermal printer
- printer head
- transistor
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、ファクシミリ、ワープロ等のサーマルプリン
タヘッドに関する。
タヘッドに関する。
サーマルプリンタヘッドは印字を行う発熱部とそれを駆
動するドライバーICからなっており、電流を流すこと
によって発熱し印字を行う。
動するドライバーICからなっており、電流を流すこと
によって発熱し印字を行う。
前記、ドライバーICはCMO5あるいはBi−CMO
5のチップであり、これらはワイヤーボンディングによ
って接続されている。
5のチップであり、これらはワイヤーボンディングによ
って接続されている。
前記のようなサーマルプリンタヘッドは、高解像度化や
ドツト数の増加に対してワイヤボンディング等の実装上
の制限が与えられ、サーマルプリンタヘッドの小型化、
低価格化を困難にしている。
ドツト数の増加に対してワイヤボンディング等の実装上
の制限が与えられ、サーマルプリンタヘッドの小型化、
低価格化を困難にしている。
そのため、基板に石英を用い、駆動回路をポリシリコン
薄膜トランジスタで構成し、かつ。
薄膜トランジスタで構成し、かつ。
その作製工程でポリシリコンを発熱体として形成するこ
とにより、ICチップを使用せず、同一基板上に駆動回
路と発熱体を一体化することが、多数提案されてきてい
る。
とにより、ICチップを使用せず、同一基板上に駆動回
路と発熱体を一体化することが、多数提案されてきてい
る。
たとえば、特開昭62−204964号では、発熱抵抗
体を選択的に通電し発熱させるのをドライバー素子の駆
動で行ない、このドライバー素子をMOSFETで、他
の回路をCMO5で構成し、これらのソース・ドレイン
活性層の多結晶シリコンの膜厚を800Å以下とするこ
とを開示している。
体を選択的に通電し発熱させるのをドライバー素子の駆
動で行ない、このドライバー素子をMOSFETで、他
の回路をCMO5で構成し、これらのソース・ドレイン
活性層の多結晶シリコンの膜厚を800Å以下とするこ
とを開示している。
しかしながら、前記従来例においては以下の点でまだ充
分ではなかった6 発熱体1ビツトをオンさせる時の電流値は数mA〜数+
mA必要であり、ドライバートランジスタにその電流駆
動能力が要求される。
分ではなかった6 発熱体1ビツトをオンさせる時の電流値は数mA〜数+
mA必要であり、ドライバートランジスタにその電流駆
動能力が要求される。
MOSトランジスタでドライバートランジスタを作成す
ると、ウェハで作成されたものでも、W/Lが数十〜数
百必要となり、ましてポリシリコン薄膜トランジスタで
は確実に数百以上必要となり、かなり面積を占めること
になる。又、そこまでWが大きくなるとオフ時のリーク
電流も大きくなり、問題が生じてくる。
ると、ウェハで作成されたものでも、W/Lが数十〜数
百必要となり、ましてポリシリコン薄膜トランジスタで
は確実に数百以上必要となり、かなり面積を占めること
になる。又、そこまでWが大きくなるとオフ時のリーク
電流も大きくなり、問題が生じてくる。
本発明の目的は、ドライバー薄膜トランジスタをMOS
トランジスタではなく、大電流駆動能力のあるバイポー
ラトランジスタにして面積を小さく、かつリーク電流も
おさえることができるサーマルプリンタヘッドを提供す
るにある。
トランジスタではなく、大電流駆動能力のあるバイポー
ラトランジスタにして面積を小さく、かつリーク電流も
おさえることができるサーマルプリンタヘッドを提供す
るにある。
本発明の一つは、結縁基板上に、発熱抵抗体と、発熱抵
抗体をドライブするバイポーラ薄膜トランジスタと、M
OS型薄膜トランジスタからなる駆動回路により構成さ
れたことを特徴とするサーマルプリンタヘッドに関する
。
抗体をドライブするバイポーラ薄膜トランジスタと、M
OS型薄膜トランジスタからなる駆動回路により構成さ
れたことを特徴とするサーマルプリンタヘッドに関する
。
本発明のもう一つは、請求項1のサーマルプリンタヘッ
ドにおいて、バイポーラ薄膜トランジスタの半導体基板
が単結晶化されていることを特徴とするサーマルプリン
タヘッドに関する。
ドにおいて、バイポーラ薄膜トランジスタの半導体基板
が単結晶化されていることを特徴とするサーマルプリン
タヘッドに関する。
本発明における絶縁基板としては、石英ガラス、パイレ
ックスガラス、グレーズドセラミックなどを用いること
ができる。
ックスガラス、グレーズドセラミックなどを用いること
ができる。
前記絶縁基板上に形成され発熱抵抗体をドライブするバ
イポーラ薄膜トランジスタ及び他の回路の0MO5薄膜
トランジスタは公知の手段で形成できる。
イポーラ薄膜トランジスタ及び他の回路の0MO5薄膜
トランジスタは公知の手段で形成できる。
前記バイポーラ薄膜トランジスタにおけるエミッタ・コ
レクタ・ベース部の半導体基板(活性層)は単結晶化さ
れていることが好ましい。
レクタ・ベース部の半導体基板(活性層)は単結晶化さ
れていることが好ましい。
前記単結晶化には、たとえば半導体基板としてアモルフ
ァスシリコンまたはポリシリコンを用いる場合には、こ
れらを堆積後、公知のレーザーアニール処理を用いると
よい。
ァスシリコンまたはポリシリコンを用いる場合には、こ
れらを堆積後、公知のレーザーアニール処理を用いると
よい。
以下、本発明の具体的な実施例について図面を参照しな
がら説明する。
がら説明する。
第1図は、本発明サーマルプリンタヘッドの回路構成例
の一例を示すものである。
の一例を示すものである。
この回路構成例においては1画信号はデータ信号として
信号端子1よりシフトレジスタ回路2に入力される。信
号端子3より入力されるクロック信号に従ってシフトレ
ジスタ回路2に1ライン分のデータが入力されると、信
号端子4よりラッチパルスとして入力されるストローブ
信号により、全データはラッチ回路5に並列転送され保
持される。ラッチ回路5に保持されたデータは、信号端
子6より入力され印字タイミング等を決定するイネーブ
ル信号の指示に従ってゲート回路7を介してドライバー
素子8を駆動し、発熱抵抗体9に選択的に通電し発熱さ
せる。
信号端子1よりシフトレジスタ回路2に入力される。信
号端子3より入力されるクロック信号に従ってシフトレ
ジスタ回路2に1ライン分のデータが入力されると、信
号端子4よりラッチパルスとして入力されるストローブ
信号により、全データはラッチ回路5に並列転送され保
持される。ラッチ回路5に保持されたデータは、信号端
子6より入力され印字タイミング等を決定するイネーブ
ル信号の指示に従ってゲート回路7を介してドライバー
素子8を駆動し、発熱抵抗体9に選択的に通電し発熱さ
せる。
該発熱抵抗体を発熱させる前記ドライバー素子として1
本発明ではバイポーラ薄膜トランジスタを用い、他の回
路としてCMO5MOSトランジスタる。
本発明ではバイポーラ薄膜トランジスタを用い、他の回
路としてCMO5MOSトランジスタる。
第2図は、本発明サーマルプリンタヘッドの一例の断面
図である。#!縁基板21としては、石英ガラス、パイ
レックスガラス、グレーズドセラミックなどが使用でき
る。
図である。#!縁基板21としては、石英ガラス、パイ
レックスガラス、グレーズドセラミックなどが使用でき
る。
発熱抵抗体22の抵抗を3にΩに設定した場合には1発
熱抵抗体22を、駆動回路を構成するMOS型薄膜トラ
ンジスタ23の活性層24と同一の多結晶シリコンを利
用してもよい。また発熱抵抗体22をもっと低抵抗、た
とえば1.3にΩに設定する場合にはMO5型薄膜トラ
ンジスタ23のゲート電極25を利用してもよい。また
、ゲート電極25には活性層24と同じくポリシリコン
を用いてもよい。
熱抵抗体22を、駆動回路を構成するMOS型薄膜トラ
ンジスタ23の活性層24と同一の多結晶シリコンを利
用してもよい。また発熱抵抗体22をもっと低抵抗、た
とえば1.3にΩに設定する場合にはMO5型薄膜トラ
ンジスタ23のゲート電極25を利用してもよい。また
、ゲート電極25には活性層24と同じくポリシリコン
を用いてもよい。
次に、バイポーラ薄膜トランジスタ26における半導体
基板27としてポリシリコンを用いる場合には、MO3
型トランジスタ23のポリシリコンとは別工程でポリシ
リコンを堆積してもよく、またプロセスと膜厚の選択に
よってはゲート電極25のポリシリコンを使用すること
も可能である。
基板27としてポリシリコンを用いる場合には、MO3
型トランジスタ23のポリシリコンとは別工程でポリシ
リコンを堆積してもよく、またプロセスと膜厚の選択に
よってはゲート電極25のポリシリコンを使用すること
も可能である。
前記半導体基板27としては、前記ポリシリコンのほか
にはアモルファスシリコンを用いることができる。
にはアモルファスシリコンを用いることができる。
半導体基板27として堆積したポリシリコンまたはアモ
ルファスシリコンはアルゴンレーザー等によってレーザ
ーアニール処理して再結晶化させることが好ましい。
ルファスシリコンはアルゴンレーザー等によってレーザ
ーアニール処理して再結晶化させることが好ましい。
前記レーザーアニール処理は公知の方法で行なうことが
でき、また半導体基板27を選択的に行なうようにして
もよい。
でき、また半導体基板27を選択的に行なうようにして
もよい。
前記処理により単結晶化した半導体基板27は、不純物
注入工程で、エミッタ28、コレクタ29、ベース30
が形成される。第2図のバイポーラトランジスタ26は
ラテラル構造のものである。
注入工程で、エミッタ28、コレクタ29、ベース30
が形成される。第2図のバイポーラトランジスタ26は
ラテラル構造のものである。
なお、第2図では、駆動回路を構成するM○S型トラン
ジスタ23はドライバートランジスタ26をスイッチン
グする1つのトランジスタしか示していないが、実際は
シフトレジスタ等の回路をCMOSトランジスタで構成
する。
ジスタ23はドライバートランジスタ26をスイッチン
グする1つのトランジスタしか示していないが、実際は
シフトレジスタ等の回路をCMOSトランジスタで構成
する。
また、CMOSトランジスタにおいては、活性層24の
ポリシリコンの熱酸化膜をゲート絶縁膜31とし、その
上にゲート電極25のポリシリコンを形成する。pch
、 nchはそれぞれ、ボロン、リンのイオン注入で作
成することができる。
ポリシリコンの熱酸化膜をゲート絶縁膜31とし、その
上にゲート電極25のポリシリコンを形成する。pch
、 nchはそれぞれ、ボロン、リンのイオン注入で作
成することができる。
電極32は発熱抵抗体22からMOS型トランジスタ2
3まで共通で、たとえばA Q−5iを使用するとよい
。33は眉間絶縁膜、34はパッシベーション膜である
。
3まで共通で、たとえばA Q−5iを使用するとよい
。33は眉間絶縁膜、34はパッシベーション膜である
。
本発明サーマルプリンタヘッドにおいては、同一基板上
に発熱体、ドライバートランジスタ、駆動回路を形成し
、ドライバートランジスタをバイポーラ薄膜トランジス
タで構成しているので、小面積で充分なドライバー特性
を発揮することができる。また、ドライバー用のバイポ
ーラ薄膜トランジスタにおいて、レーザーアニル再結晶
化した半導体基板を用いたものは、−層良好なドライバ
ー特性を発揮することができる。
に発熱体、ドライバートランジスタ、駆動回路を形成し
、ドライバートランジスタをバイポーラ薄膜トランジス
タで構成しているので、小面積で充分なドライバー特性
を発揮することができる。また、ドライバー用のバイポ
ーラ薄膜トランジスタにおいて、レーザーアニル再結晶
化した半導体基板を用いたものは、−層良好なドライバ
ー特性を発揮することができる。
第1図は、本発明サーマルプリンタヘッドの回路構成例
の一例を示す回路図、第2図は、本発明サーマルプリン
タヘッドの一例の断面図である。 8・・ドライバ素子 9,22・・発熱抵抗体21・
・・絶縁基板 23・・・MO5型薄膜トランジスタ 24・活性層 25・・ゲート電極26・・・
バイポーラ薄膜トランジスタ27・・半導体基板
28・・・エミッタ29・・・コレクタ 30・
・・ベース31・・・ゲート絶縁膜 32・・電 極
33・・・層間絶縁膜 34・・パッシベーション膜 第1図 第2図
の一例を示す回路図、第2図は、本発明サーマルプリン
タヘッドの一例の断面図である。 8・・ドライバ素子 9,22・・発熱抵抗体21・
・・絶縁基板 23・・・MO5型薄膜トランジスタ 24・活性層 25・・ゲート電極26・・・
バイポーラ薄膜トランジスタ27・・半導体基板
28・・・エミッタ29・・・コレクタ 30・
・・ベース31・・・ゲート絶縁膜 32・・電 極
33・・・層間絶縁膜 34・・パッシベーション膜 第1図 第2図
Claims (1)
- 【特許請求の範囲】 1、絶縁基板上に、発熱抵抗体と、発熱抵抗体をドライ
ブするバイポーラ薄膜トランジスタと、MOS型薄膜ト
ランジスタからなる駆動回路により構成されたことを特
徴とするサーマルプリンタヘッド。 2、請求項1のサーマルプリンタヘッドにおいて、バイ
ポーラ薄膜トランジスタの半導体基板が単結晶化されて
いることを特徴とするサーマルプリンタヘッド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14955090A JPH0441258A (ja) | 1990-06-07 | 1990-06-07 | サーマルプリンタヘッド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14955090A JPH0441258A (ja) | 1990-06-07 | 1990-06-07 | サーマルプリンタヘッド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0441258A true JPH0441258A (ja) | 1992-02-12 |
Family
ID=15477613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14955090A Pending JPH0441258A (ja) | 1990-06-07 | 1990-06-07 | サーマルプリンタヘッド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0441258A (ja) |
-
1990
- 1990-06-07 JP JP14955090A patent/JPH0441258A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4112150B2 (ja) | オペアンプ回路および差動増幅回路の作製方法 | |
| JPH01162376A (ja) | 半導体装置の製造方法 | |
| JPS62181419A (ja) | 多結晶シリコンの再結晶化法 | |
| JPH11251600A5 (ja) | ||
| JPH1174535A5 (ja) | ||
| EP0543489A1 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0441258A (ja) | サーマルプリンタヘッド | |
| JPH10229200A (ja) | 薄膜半導体装置 | |
| JPH0737146B2 (ja) | 薄膜サ−マルヘツド | |
| JPH0621228A (ja) | 半導体装置 | |
| JPS5843573A (ja) | バイポ−ラトランジスタ | |
| JPH04140152A (ja) | サーマルヘッド | |
| JP2003142496A (ja) | 薄膜半導体素子の製造方法 | |
| JP2805830B2 (ja) | 半導体装置の製造方法 | |
| JP2929115B2 (ja) | サーマル印字ヘッド | |
| JPS62296563A (ja) | 絶縁ゲ−ト型トランジスタおよびその製造方法 | |
| JPH02283073A (ja) | 半導体装置の製造方法 | |
| JPH0410465A (ja) | 半導体装置 | |
| JP3155077B2 (ja) | Tft搭載型サーマルヘッド | |
| JP2973752B2 (ja) | 半導体記憶回路装置 | |
| JP2775643B2 (ja) | サーマルヘッド | |
| JPH02272756A (ja) | 半導体装置 | |
| JPH04110161A (ja) | サーマルヘッド用発熱抵抗体およびそれを用いたサーマルヘッド | |
| JPH0843858A (ja) | 画像表示装置及びその製造方法 | |
| JPH0642493B2 (ja) | 半導体装置の製造方法 |