JPH0456261A - リードフレームおよびそれを用いた半導体装置 - Google Patents
リードフレームおよびそれを用いた半導体装置Info
- Publication number
- JPH0456261A JPH0456261A JP2167211A JP16721190A JPH0456261A JP H0456261 A JPH0456261 A JP H0456261A JP 2167211 A JP2167211 A JP 2167211A JP 16721190 A JP16721190 A JP 16721190A JP H0456261 A JPH0456261 A JP H0456261A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor element
- conductive layer
- insulating layer
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体素子を搭載する半導体用リードフレー
ムおよび半導体装置に関するものである。
ムおよび半導体装置に関するものである。
従来の技術
第３図（ａ）は従来のリードフレームを用いた半導体装
置の平面図、第３図（ｂ）は第３図（ａ）のＡ−Ａ ’
における断面図である。第３図において、１は半導体素
子、２はリード部、３は封脂用樹脂、４は半導体素子搭
載部、５は端子、６はワイヤである。リードフレームは
リード部２と半導体素子搭載部４で構成される。半導体
装置は半導体素子１をリードフレームの半導体素子搭載
部４に搭載し、半導体素子１の端子５とリード部２をワ
イヤ６で接続し、封止用樹脂３で被覆して構成される。
置の平面図、第３図（ｂ）は第３図（ａ）のＡ−Ａ ’
における断面図である。第３図において、１は半導体素
子、２はリード部、３は封脂用樹脂、４は半導体素子搭
載部、５は端子、６はワイヤである。リードフレームは
リード部２と半導体素子搭載部４で構成される。半導体
装置は半導体素子１をリードフレームの半導体素子搭載
部４に搭載し、半導体素子１の端子５とリード部２をワ
イヤ６で接続し、封止用樹脂３で被覆して構成される。
発明が解決しようとする課題
従来のリードフレームは、外部への入出力に必要な端子
５の数だけリード部２が必要であった。
５の数だけリード部２が必要であった。
そのため、リード部２が多数の場合には必要以上に封止
用樹脂３が太き（なるという問題があった。また、リー
ド部２がアンテナとなってリード部２よりノイズが飛び
込み、誤動作を起こすという問題もあった。本発明は、
このような課題を解決することを目的とする。
用樹脂３が太き（なるという問題があった。また、リー
ド部２がアンテナとなってリード部２よりノイズが飛び
込み、誤動作を起こすという問題もあった。本発明は、
このような課題を解決することを目的とする。
課題を解決するための手段
上記課題を解決するために、本発明はリード部の一部に
絶縁層を設け、かつその上に導電層を形成したものであ
る。
絶縁層を設け、かつその上に導電層を形成したものであ
る。
作用
リード部の一部に絶縁層を設け、かつその上に導電層を
形成することにより、１本のリード部で導電層と絶縁層
で被覆されていないリード露出部の２カ所にワイヤ接続
が可能となり、実質のリード部の数が増加することにな
るから、外部への入出力が多い半導体素子を用いる場合
にもリード部の本数を削減することができる。かつ、封
止用樹脂外形の小型化が可能となる。また、リード部を
接地すれば絶縁層上の導電層をシールドした効果が現れ
、耐ノイズ性が向上する。
形成することにより、１本のリード部で導電層と絶縁層
で被覆されていないリード露出部の２カ所にワイヤ接続
が可能となり、実質のリード部の数が増加することにな
るから、外部への入出力が多い半導体素子を用いる場合
にもリード部の本数を削減することができる。かつ、封
止用樹脂外形の小型化が可能となる。また、リード部を
接地すれば絶縁層上の導電層をシールドした効果が現れ
、耐ノイズ性が向上する。
実施例
第１図（ａ）は本発明の一実施例におけるリードフレー
ムを用いた半導体装置の平面図、第１図（ｂ）は第１図
（ａ）のＡ−Ａ ’断面図である。本実施例は９つの入
出力端子を持つ半導体素子を６本のリード部を持つリー
ドフレームに搭載した例である。第１図において、１は
半導体素子、２はリード部、３は封止用樹脂、４は半導
体素子搭載部、５は端子、６はワイヤ、７はリード部２
上の一部に形成された絶縁層、８は絶縁層上に形成され
た導電層である。リードフレームは半導体素子搭載部４
と、一部を絶縁層７．導電層８で被覆されたリード部２
から構成される。半導体装置は半導体素子１を半導体素
子搭載部４に搭載し、端子５をワイヤ６で導電層８およ
びリード露出部９のリード部２の２カ所、またはリード
部２のみに接続し、封止用樹脂３で被覆した構成である
。６本のリード部２のうち３本のリード部２の一部に絶
縁層７を設け、その上に導電層８を形成したことにより
、リード部２で１本当り２本のワイヤ６を張ることが可
能となる。
ムを用いた半導体装置の平面図、第１図（ｂ）は第１図
（ａ）のＡ−Ａ ’断面図である。本実施例は９つの入
出力端子を持つ半導体素子を６本のリード部を持つリー
ドフレームに搭載した例である。第１図において、１は
半導体素子、２はリード部、３は封止用樹脂、４は半導
体素子搭載部、５は端子、６はワイヤ、７はリード部２
上の一部に形成された絶縁層、８は絶縁層上に形成され
た導電層である。リードフレームは半導体素子搭載部４
と、一部を絶縁層７．導電層８で被覆されたリード部２
から構成される。半導体装置は半導体素子１を半導体素
子搭載部４に搭載し、端子５をワイヤ６で導電層８およ
びリード露出部９のリード部２の２カ所、またはリード
部２のみに接続し、封止用樹脂３で被覆した構成である
。６本のリード部２のうち３本のリード部２の一部に絶
縁層７を設け、その上に導電層８を形成したことにより
、リード部２で１本当り２本のワイヤ６を張ることが可
能となる。
第２図は、本発明の他の実施例におけるリードフレーム
を用いた半導体装置の平面図である。本実施例は１つの
リード部２に複数の導電層８を形成したリードフレーム
を用いた場合の半導体装置である。幅の広いリード部２
に固定（位置決め）用の穴をあけである。このリード部
２を接地することで、導電層８の信号対雑音比（Ｓ／Ｎ
）が６ｄＢ改善された。
を用いた半導体装置の平面図である。本実施例は１つの
リード部２に複数の導電層８を形成したリードフレーム
を用いた場合の半導体装置である。幅の広いリード部２
に固定（位置決め）用の穴をあけである。このリード部
２を接地することで、導電層８の信号対雑音比（Ｓ／Ｎ
）が６ｄＢ改善された。
本発明の実施例のようにリード部の一部に絶縁層を設け
、かつその上に導電層を形成することにより封止用樹脂
外形を容易に小型化することができる。
、かつその上に導電層を形成することにより封止用樹脂
外形を容易に小型化することができる。
発明の効果
以上のように、本発明によるリードフレームを用いるこ
とで容易に封止用樹脂外形を小型化することができる。
とで容易に封止用樹脂外形を小型化することができる。
また、リード部を接地することにより絶縁層上の導電層
にシールド効果が現れ、耐ノイズ性が大幅に向上する。
にシールド効果が現れ、耐ノイズ性が大幅に向上する。
第１図（ａ）は本発明の一実施例であるリードフレーム
を用いた半導体装置の平面図、同図（ｂ）は同図（ａ）
のＡ−Ａ’線に沿った断面図、第２図は本発明の他の実
施例であるリードフレームを用いた半導体装置の平面図
、第３図（ａ）は従来のリードフレームを用いた半導体
装置の平面図、同図（ｂ）は同図（ａ）のＡ−Ａ’線に
沿った断面図である。 １・・・・・・半導体素子、２・・・・・・リード部、
３・・・・・・封止用樹脂、４・・・・・・半導体素子
搭載部、５・・・・・・端子、６・・・・・・ワイヤ、
７・・・・・・絶縁層、８・・・・・・導電層。 代理人の氏名 弁理士 粟野重孝 ほか１名第 図 弔 図 第 図
を用いた半導体装置の平面図、同図（ｂ）は同図（ａ）
のＡ−Ａ’線に沿った断面図、第２図は本発明の他の実
施例であるリードフレームを用いた半導体装置の平面図
、第３図（ａ）は従来のリードフレームを用いた半導体
装置の平面図、同図（ｂ）は同図（ａ）のＡ−Ａ’線に
沿った断面図である。 １・・・・・・半導体素子、２・・・・・・リード部、
３・・・・・・封止用樹脂、４・・・・・・半導体素子
搭載部、５・・・・・・端子、６・・・・・・ワイヤ、
７・・・・・・絶縁層、８・・・・・・導電層。 代理人の氏名 弁理士 粟野重孝 ほか１名第 図 弔 図 第 図
Claims (2)
- （１）少なくとも１つの半導体素子搭載部と、リードパ
ターンが１つの導体平板に複数個反復して形成されたリ
ード部と、少なくとも１つの前記リード部上の一部に設
けた絶縁層と、前記絶縁層上に形成した導電層とを備え
たことを特徴とするリードフレーム。 - （２）請求項１記載のリードフレームの半導体素子搭載
部に半導体素子を搭載し、前記半導体素子の異なる端子
をそれぞれ導電層と絶縁層のないリード露出部にワイヤ
接続し、封止用樹脂で被覆したことを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2167211A JPH0456261A (ja) | 1990-06-25 | 1990-06-25 | リードフレームおよびそれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2167211A JPH0456261A (ja) | 1990-06-25 | 1990-06-25 | リードフレームおよびそれを用いた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0456261A true JPH0456261A (ja) | 1992-02-24 |
Family
ID=15845486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2167211A Pending JPH0456261A (ja) | 1990-06-25 | 1990-06-25 | リードフレームおよびそれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0456261A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010153579A (ja) * | 2008-12-25 | 2010-07-08 | Denso Corp | リードフレーム |
-
1990
- 1990-06-25 JP JP2167211A patent/JPH0456261A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010153579A (ja) * | 2008-12-25 | 2010-07-08 | Denso Corp | リードフレーム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4219882A (en) | Magnetic domain devices | |
| US6414378B1 (en) | High speed IC package configuration | |
| JPS622628A (ja) | 半導体装置 | |
| JPH01125956A (ja) | 半導体装置 | |
| JPH01185943A (ja) | 半導体集積回路装置 | |
| JP2705408B2 (ja) | 混成集積回路装置 | |
| JPH01222467A (ja) | 半導体装置用パッケージ | |
| JPS62235799A (ja) | 混成集積回路装置 | |
| JPS60180154A (ja) | 半導体装置 | |
| JPH02164057A (ja) | ピングリッドアレイ半導体パッケージ | |
| JPH01106436A (ja) | 半導体装置 | |
| JPH08250620A (ja) | 半導体装置 | |
| JP2577916B2 (ja) | 高周波用半導体装置と該装置用リ−ドフレ−ム | |
| JPS60263451A (ja) | 集積回路パツケ−ジ | |
| JPH0376260A (ja) | 半導体集積回路 | |
| JPH0430541A (ja) | 半導体装置 | |
| JPH02296306A (ja) | インダクタ | |
| JPH0496354A (ja) | 半導体集積回路チップとこれの実装方法 | |
| JPH04151842A (ja) | 半導体装置 | |
| JPS62183155A (ja) | 半導体集積回路装置 | |
| JPS5828359Y2 (ja) | 半導体集積回路装置 | |
| JPS6081852A (ja) | 半導体装置 | |
| JPH0358464A (ja) | 半導体装置 | |
| JPH02251161A (ja) | 半導体装置 | |
| JPH01205457A (ja) | システム化半導体装置 |