JPH0465728A - ファイル装置の試験機 - Google Patents
ファイル装置の試験機Info
- Publication number
- JPH0465728A JPH0465728A JP2178113A JP17811390A JPH0465728A JP H0465728 A JPH0465728 A JP H0465728A JP 2178113 A JP2178113 A JP 2178113A JP 17811390 A JP17811390 A JP 17811390A JP H0465728 A JPH0465728 A JP H0465728A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- microprocessor
- contents
- bus
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 abstract description 9
- 230000002950 deficient Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- 101100524644 Toxoplasma gondii ROM4 gene Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 101001106432 Homo sapiens Rod outer segment membrane protein 1 Proteins 0.000 description 1
- 101001041669 Oryctolagus cuniculus Corticostatin 1 Proteins 0.000 description 1
- 102100021424 Rod outer segment membrane protein 1 Human genes 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はファイル装置の試験機、特に、マイクロコンピ
ュータのバスに直結されてアイクロコンピユータのプロ
グラムを内蔵するＲＯＭを搭載したファイル装置の試験
機に関する。
ュータのバスに直結されてアイクロコンピユータのプロ
グラムを内蔵するＲＯＭを搭載したファイル装置の試験
機に関する。
ファイル装置のマイクロコンピュータシステムへの接続
状態にはおおまかに分類して次の２つがある。すなわち
、一方はＳ ＣＳ Ｉ （ＳＭＡＬＬ ＣＯＭＰ［ＩＴ
ＥＲＳＹＳＴＥＭ ＩＦＩＴＥＲＦＡＣＥ）に代表され
るようにコンピュータシステムの外部に信号を引き出し
て接続する形態であり、他方はコンピュータシステムの
内部バスに直接接続する形態である。特に、後者におい
てはファイル装置の内部にコンピュータシステムに対し
てファイル装置制御用のプログラムを提供するためのＲ
ＯＭを搭載する場合がある。
状態にはおおまかに分類して次の２つがある。すなわち
、一方はＳ ＣＳ Ｉ （ＳＭＡＬＬ ＣＯＭＰ［ＩＴ
ＥＲＳＹＳＴＥＭ ＩＦＩＴＥＲＦＡＣＥ）に代表され
るようにコンピュータシステムの外部に信号を引き出し
て接続する形態であり、他方はコンピュータシステムの
内部バスに直接接続する形態である。特に、後者におい
てはファイル装置の内部にコンピュータシステムに対し
てファイル装置制御用のプログラムを提供するためのＲ
ＯＭを搭載する場合がある。
従来、マイクロコンピュータの内部バスに直接接続され
、内部にファイル装置制御用のプログラムを提供するた
めのＲＯＭを搭載して動作するファイル装置（以下、直
結型ファイル装置と略す）を同時に複数台接続して行な
う試験機としては以下のようであった。
、内部にファイル装置制御用のプログラムを提供するた
めのＲＯＭを搭載して動作するファイル装置（以下、直
結型ファイル装置と略す）を同時に複数台接続して行な
う試験機としては以下のようであった。
第２図は従来の一例を示すブロック図である。
試験の対象となるファイル装置ＦｎはコントローラＣｎ
とドライブＤｎにより構成され、コントローラＣｎはＲ
ＯＭ （Ｒｎ）とＩ１０群Ｉｎとで構成される。
とドライブＤｎにより構成され、コントローラＣｎはＲ
ＯＭ （Ｒｎ）とＩ１０群Ｉｎとで構成される。
ファイル装置の試験機１はマイクロプロセッサ２により
メインバス３を経由して、ＲＯＭ４およびＲＡＭ５に搭
載されるプログラムおよびデータに従って試験を実行す
る。
メインバス３を経由して、ＲＯＭ４およびＲＡＭ５に搭
載されるプログラムおよびデータに従って試験を実行す
る。
メインバス３を経由したサブバス６は複数のゲート回路
Ｇｎを通じてそれぞれ複数のファイル装ｆｌＥＦｎに接
続される。一方、メインバス３にはサブバス６に接続ぎ
れたゲート回路Ｇｎの内の１つを選択するためにレジス
タ７およびレジスタ７の内容を解読するためのデコーダ
８が接続され、デコーダ８はレジスタ７の内容に従い複
数あるゲート回路Ｇｎのうちの１つのみに対して対応す
るファイル装置Ｆｎとサブバス６との接続を許可するよ
う動作する。
Ｇｎを通じてそれぞれ複数のファイル装ｆｌＥＦｎに接
続される。一方、メインバス３にはサブバス６に接続ぎ
れたゲート回路Ｇｎの内の１つを選択するためにレジス
タ７およびレジスタ７の内容を解読するためのデコーダ
８が接続され、デコーダ８はレジスタ７の内容に従い複
数あるゲート回路Ｇｎのうちの１つのみに対して対応す
るファイル装置Ｆｎとサブバス６との接続を許可するよ
う動作する。
マイクロプロセッサ２はＲＯＭ４とＲＡＭ５およびＲＯ
Ｍ（Ｒｎ）に搭載されたプログラムおよびデータに従っ
て、（さらには図示されない外部記憶装置に搭載された
プログラムおよびデータをＲＡＭ５に読み込むことによ
って）試験を実行する。
Ｍ（Ｒｎ）に搭載されたプログラムおよびデータに従っ
て、（さらには図示されない外部記憶装置に搭載された
プログラムおよびデータをＲＡＭ５に読み込むことによ
って）試験を実行する。
ＲＯＭ （Ｒｎ）にはマイクロプロセッサ２がファイル
装置Ｆｎを制御するためのプログラムが搭載されており
、ＲＯＭ４とＲＡＭ５に保持されたプログラムにはＲＯ
Ｍ （Ｒｎ）の内容をも実行するように指示してあった
。
装置Ｆｎを制御するためのプログラムが搭載されており
、ＲＯＭ４とＲＡＭ５に保持されたプログラムにはＲＯ
Ｍ （Ｒｎ）の内容をも実行するように指示してあった
。
上述した従来のファイル装置の試験機では、マイクロプ
ロセッサ２が試験される対象（未だ良否が不明）のファ
イル装置Ｆｎ上にあるＲＯＭ （Ｒｎ）上のプログラム
を実行することがあるためＲＯＭ （Ｒｎ）が不良の場
合にはマイクロプロセッサ２が暴走してしまうという欠
点があった。
ロセッサ２が試験される対象（未だ良否が不明）のファ
イル装置Ｆｎ上にあるＲＯＭ （Ｒｎ）上のプログラム
を実行することがあるためＲＯＭ （Ｒｎ）が不良の場
合にはマイクロプロセッサ２が暴走してしまうという欠
点があった。
本発明のファイル装置の試験機は、内部にプログラムを
保持した読みだし専用メモリー（ＲＯＭ）搭載した複数
のファイル装置を複数台接続して試験を行なうファイル
装置の試験機において、（Ａ）マイクロプロセッサおよ
びプログラムとデータを保持するメモリーとをバスに接
続し、前記複数のファイル装置を前記バスとそれぞれ接
続／切り離しを行なう第一のゲート回路群、（Ｂ）前記
ファイル装置内の第一のＲＯＭと同一の内容でかつ同一
のマイクロプロセッサからのアドレス定義を有する第二
のＲＯＭ１ （Ｃ）前記第二のＲＯＭを前記バスと接続／切り離しを
行なう第二のゲート回路、 （Ｄ）マイクロプロセッサによりセット／リセット可能
なフリップフロップ、 （Ｅ）前記複数のファイル装置の内の１つを示すための
レジスタ、 （Ｆ）前記フリップフロップの内容と、前記レジスタの
内容および前記マイクロプロセッサの動作を解読し、前
記マイクロプロセッサが前記ＲＯＭの内容を読みだそう
とし、かつ前記フリップフロツブがリセット状態にある
場合には前記第二のゲート回路のみを開いて前記第二の
ＲＯＭを前記バスに接続せしめ、前記フリップフロップ
がセット状態にあるときもしくは前記マイクロプロセッ
サが前記ＲＯＭの内容を読みだそうとしていない場合に
は前記レジスタの内容に従った前記第一のゲート回路群
の何れか１つのみを開いて前記バスに接続せしめること
を指示するデコーダ、とを含んで構成される。
保持した読みだし専用メモリー（ＲＯＭ）搭載した複数
のファイル装置を複数台接続して試験を行なうファイル
装置の試験機において、（Ａ）マイクロプロセッサおよ
びプログラムとデータを保持するメモリーとをバスに接
続し、前記複数のファイル装置を前記バスとそれぞれ接
続／切り離しを行なう第一のゲート回路群、（Ｂ）前記
ファイル装置内の第一のＲＯＭと同一の内容でかつ同一
のマイクロプロセッサからのアドレス定義を有する第二
のＲＯＭ１ （Ｃ）前記第二のＲＯＭを前記バスと接続／切り離しを
行なう第二のゲート回路、 （Ｄ）マイクロプロセッサによりセット／リセット可能
なフリップフロップ、 （Ｅ）前記複数のファイル装置の内の１つを示すための
レジスタ、 （Ｆ）前記フリップフロップの内容と、前記レジスタの
内容および前記マイクロプロセッサの動作を解読し、前
記マイクロプロセッサが前記ＲＯＭの内容を読みだそう
とし、かつ前記フリップフロツブがリセット状態にある
場合には前記第二のゲート回路のみを開いて前記第二の
ＲＯＭを前記バスに接続せしめ、前記フリップフロップ
がセット状態にあるときもしくは前記マイクロプロセッ
サが前記ＲＯＭの内容を読みだそうとしていない場合に
は前記レジスタの内容に従った前記第一のゲート回路群
の何れか１つのみを開いて前記バスに接続せしめること
を指示するデコーダ、とを含んで構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。
試験機１はマイクロプロセッサ２によりメインバス３を
経由して、ＲＯＭ４およびＲＡＭ５に搭載されるプログ
ラムおよびデータに従って試験を実行する。
経由して、ＲＯＭ４およびＲＡＭ５に搭載されるプログ
ラムおよびデータに従って試験を実行する。
メインバス３を経由したサブバス６には複数のゲート回
路Ｇｎを通じてそれぞれ複数のファイルＦｎが接続され
、またゲート回路１０を通じてコントローラ１１が接続
される。
路Ｇｎを通じてそれぞれ複数のファイルＦｎが接続され
、またゲート回路１０を通じてコントローラ１１が接続
される。
一方、メインバス３を通じてマイクロプロセッサ２によ
りセット／リセット可能なフリップフロップ９の出力、
およびメインバス３を通じてマイクロプロセッサ２によ
り任意の値に設定可能なレジスタ７の出力およびメイン
バス３の内容とはデコーダ１３に与えられ、デコーダ１
３はサブノくス６に接続された複数のゲート回路Ｇｎお
よびゲート回路１０の開閉を指示する。
りセット／リセット可能なフリップフロップ９の出力、
およびメインバス３を通じてマイクロプロセッサ２によ
り任意の値に設定可能なレジスタ７の出力およびメイン
バス３の内容とはデコーダ１３に与えられ、デコーダ１
３はサブノくス６に接続された複数のゲート回路Ｇｎお
よびゲート回路１０の開閉を指示する。
なお、コントローラ１１のＲＯＭ１２には試験されるフ
ァイル装置Ｆｎ上のＲＯＭ （Ｒｎ）と同一の内容を保
持している。
ァイル装置Ｆｎ上のＲＯＭ （Ｒｎ）と同一の内容を保
持している。
レジスタ７はサブバス６に接続された複数のゲート回路
Ｇｎの内の１つを選択するための値を保持するためのも
のである。またフリップフロップ９はマイクロプロセッ
サ２がＲＯＭ（Ｒｎ）を読み出すときにのみ意味を持つ
ものであり、フリップフロップ９がリセット状態にある
ときにＲＯＭ（Ｒｎ）を読みだそうとするとデコーダ１
３はゲート回路Ｇｎのかわりにゲート回路１０を開き、
フリップフロップ９がセット状態にあるときにはゲート
回路Ｇｎのうちレジスタ７で指示された１つのみを開く
。
Ｇｎの内の１つを選択するための値を保持するためのも
のである。またフリップフロップ９はマイクロプロセッ
サ２がＲＯＭ（Ｒｎ）を読み出すときにのみ意味を持つ
ものであり、フリップフロップ９がリセット状態にある
ときにＲＯＭ（Ｒｎ）を読みだそうとするとデコーダ１
３はゲート回路Ｇｎのかわりにゲート回路１０を開き、
フリップフロップ９がセット状態にあるときにはゲート
回路Ｇｎのうちレジスタ７で指示された１つのみを開く
。
すなわち、フリップフロップ９がリセット状態にあると
きマイクロプロセッサ２がＲＯＭ （Ｒｎ）を読みだそ
うとするとコントローラ１１に搭載されたＲＯＭ１２の
内容が与えられ、フリップフロップ９がセット状態にあ
るときにはレジスタ７にて指示された特定の試験対象の
ファイル装置Ｆｎに搭載されたＲＯＭ （Ｒｎ）の内容
が与えられる。
きマイクロプロセッサ２がＲＯＭ （Ｒｎ）を読みだそ
うとするとコントローラ１１に搭載されたＲＯＭ１２の
内容が与えられ、フリップフロップ９がセット状態にあ
るときにはレジスタ７にて指示された特定の試験対象の
ファイル装置Ｆｎに搭載されたＲＯＭ （Ｒｎ）の内容
が与えられる。
マイクロプロセッサ２は通常フリップフロップ９をリセ
ット状態にしておいてＲＯＭ （Ｒｎ）を無視してＲＯ
Ｍ４、ＲＡＭ５およびＲＯＭ１２によりプログラムを実
行しファイル装置Ｆｎを試験する。
ット状態にしておいてＲＯＭ （Ｒｎ）を無視してＲＯ
Ｍ４、ＲＡＭ５およびＲＯＭ１２によりプログラムを実
行しファイル装置Ｆｎを試験する。
また、ＲＯＭ （Ｒｎ）の正当性の試験は、まずフリッ
プフロップ８をリセット状態にしてＲＯＭ１２の内容を
ＲＡＭ５上の任意のエリアに複写しておき、次にフリッ
プフロップ９をセット状態にしてＲＯＭ （Ｒｎ）の内
容とＲＡＭ５に複写しであるＲＯＭ１２の内容とを比較
することによりなされる。
プフロップ８をリセット状態にしてＲＯＭ１２の内容を
ＲＡＭ５上の任意のエリアに複写しておき、次にフリッ
プフロップ９をセット状態にしてＲＯＭ （Ｒｎ）の内
容とＲＡＭ５に複写しであるＲＯＭ１２の内容とを比較
することによりなされる。
この場合マイクロプロセッサ２からはＲＯＭ（Ｒｎ）の
内容をプログラムとしてではなくデータとして扱う。
内容をプログラムとしてではなくデータとして扱う。
以上説明したように本発明のファイル装置の試験機にお
いては、試験対象となるファイル装置に搭載されたプロ
グラムではなく参照用に与えたＲＯＭに搭載されたプロ
グラムに従って試験を実行するので、ファイル装置に搭
載されたＲＯＭが不良であっても正しく試験を続行でき
るという効果がある。
いては、試験対象となるファイル装置に搭載されたプロ
グラムではなく参照用に与えたＲＯＭに搭載されたプロ
グラムに従って試験を実行するので、ファイル装置に搭
載されたＲＯＭが不良であっても正しく試験を続行でき
るという効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
従来の一例を示すブロック図である。 １・・・試験機、２・・・マイクロプロセッサ、３・・
・メインバス、４・・・ＲＯＭ１５・・・ＲＡＭ、６・
・・サブバス、７・・・レジスタ、８・・・デコーダ、
９・・・フリップフロップ、１０・・・ゲート回路、１
１・・・コントローラ、１２・・・ＲＯＭ１１３・・・
デコーダ、Ｇｎ・・・ゲート回路、Ｆｎ・・・ファイル
装置、Ｃｎ・・・コントローラ、Ｄｎ・・・ドライブ、
Ｒｎ・・・ＲＯＭ１１ｎ・・・Ｉ１０群。
従来の一例を示すブロック図である。 １・・・試験機、２・・・マイクロプロセッサ、３・・
・メインバス、４・・・ＲＯＭ１５・・・ＲＡＭ、６・
・・サブバス、７・・・レジスタ、８・・・デコーダ、
９・・・フリップフロップ、１０・・・ゲート回路、１
１・・・コントローラ、１２・・・ＲＯＭ１１３・・・
デコーダ、Ｇｎ・・・ゲート回路、Ｆｎ・・・ファイル
装置、Ｃｎ・・・コントローラ、Ｄｎ・・・ドライブ、
Ｒｎ・・・ＲＯＭ１１ｎ・・・Ｉ１０群。
Claims (1)
- 【特許請求の範囲】 内部にプログラムを保持した読みだし専用メモリー（Ｒ
ＯＭ）搭載した複数のファイル装置を複数台接続して試
験を行なうファイル装置の試験機において、 （Ａ）マイクロプロセッサおよびプログラムとデータを
保持するメモリーとをバスに接続し、前記複数のファイ
ル装置を前記バスとそれぞれ接続／切り離しを行なう第
一のゲート回路群、 （Ｂ）前記ファイル装置内の第一のＲＯＭと同一の内容
でかつ同一のマイクロプロセッサからのアドレス定義を
有する第二のＲＯＭ、 （Ｃ）前記第二のＲＯＭを前記バスと接続／切り離しを
行なう第二のゲート回路、 （Ｄ）マイクロプロセッサによりセット／リセット可能
なフリップフロップ、 （Ｅ）前記複数のファイル装置の内の１つを示すための
レジスタ、 （Ｆ）前記フリップフロップの内容と前記レジスタの内
容および前記マイクロプロセッサの動作を解読し、前記
マイクロプロセッサが前記ＲＯＭの内容を読みだそうと
し、かつ前記フリップフロップがリセット状態にある場
合には前記第二のゲート回路のみを開いて前記第二のＲ
ＯＭを前記バスに接続せしめ、前記フリップフロップが
セット状態にあるときもしくは前記マイクロプロセッサ
が前記ＲＯＭの内容を読みだそうとしていない場合には
前記レジスタの内容に従った前記第一のゲート回路群の
何れか１つのみを開いて前記バスに接続せしめることを
指示するデコーダ、 とを含むことを特徴とするファイル装置の試験機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2178113A JPH0465728A (ja) | 1990-07-05 | 1990-07-05 | ファイル装置の試験機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2178113A JPH0465728A (ja) | 1990-07-05 | 1990-07-05 | ファイル装置の試験機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0465728A true JPH0465728A (ja) | 1992-03-02 |
Family
ID=16042887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2178113A Pending JPH0465728A (ja) | 1990-07-05 | 1990-07-05 | ファイル装置の試験機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0465728A (ja) |
-
1990
- 1990-07-05 JP JP2178113A patent/JPH0465728A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5495593A (en) | Microcontroller device having remotely programmable EPROM and method for programming | |
| JPH0312573A (ja) | テストデータ変更回路を有する論理回路テスト装置 | |
| JPS6244618B2 (ja) | ||
| JPH06162228A (ja) | データフロープロセッサ装置 | |
| JPS6246894B2 (ja) | ||
| JPH0465728A (ja) | ファイル装置の試験機 | |
| US4807178A (en) | Programmable sequence controller having indirect and direct input/output apparatus | |
| JPS6410854B2 (ja) | ||
| JPH0520773B2 (ja) | ||
| JPH0815387A (ja) | マイクロコンピュータテスト回路 | |
| JPH0399326A (ja) | マイクロプログラムローデイング方法とローデイング制御装置と情報処理装置と情報処理システム | |
| JPH0659901A (ja) | プログラム・ローディング方式 | |
| JP3357952B2 (ja) | 自動検査システム | |
| JP3137089B2 (ja) | マイクロコンピュータ | |
| JPH03161845A (ja) | 情報処理装置 | |
| JPS59121518A (ja) | 入出力制御装置診断方式 | |
| JPS6238746B2 (ja) | ||
| JPH0792768B2 (ja) | マイクロコンピュータ | |
| JPH04155278A (ja) | Ｌｓｉテスタ | |
| JPH0654035A (ja) | 通信制御用ｉｃ | |
| JPH01130235A (ja) | マイクロコンピュータ開発支援装置 | |
| JPS62125441A (ja) | １チツプマイクロコンピユ−タ | |
| JPH03271812A (ja) | シーケンスデータの記憶方式 | |
| JPS6276756A (ja) | 自己検査回路を備えた半導体装置 | |
| JPS62211746A (ja) | メモリ読出し方式 |