JPH0485879A - ゲートアレイ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、入出力セル及び入出力パッドとセル配置領域
と配線領域とを二段で構成したゲートアレイに関する。

［従来の技術］ 従来のゲートアレイにおいては、第２図に示すように、
同一面上に入出力セル１１と入出力パッド１２、セル配
置領域１３と配線領域１４とが、それぞれ、チップ周囲
と中央部に配置されている。

［発明が解決しようとする課題］ 前述の従来技術では、１チツプに配置できる入出力セル
及び入出力パッドの数は、チップの周囲長とパッドピッ
チにより制限されていた。そのために、多くの入出力ビ
ンを必要とするものにおいては、セルの使用数が少ない
場合でも、チップの周囲長の長いもの、つまり、チップ
面積の高いものを使わざるを得す、セルの使用効率が著
しく悪いことがあった。そこで、本発明は従来のこのよ
うな問題を解決するため、入出力セル及び入出力パッド
とセル配置領域及び配線領域とを上段と下段に分けて、
上段においてチップ−面に入出力セルとパッドを配置し
、セルの使用効率を下げずに、多ビンの仕様を実現する
ことを目的とする。

［課題を解決するための手段］ 本発明のゲートアレイは、 半導体集積回路における、 ａ）上段の入出力セルと ｂ）上段の入出力パッドと Ｃ）下段のセル配置領域と ｄ）下段の配線領域と ｅ）上段と下段の間の絶縁膜 とからなる二段構成であることを特徴とする。

［実施例］ 第１図は、本発明の実施例におけるゲートアレイの断面
図である。構成は、上段の入出力パッド１、入出力セル
２と、上段と下段を分ける絶縁膜３、下段のセル配置領
域４、配線領域５と、入出力セルと下段の配線とを接続
するホール６とからなる。上段の人出力セル２は、下段
の配線領域５の上に位置する。これにより、上段と下段
の接続はホール６によって行なう。使用しない入出力セ
ルは、絶縁膜３により下段には影響しない。第３図は、
本発明の上段の平面図であり、入出力パッド１と入出力
セル２がチップの全面に配置される。

第４図は、本発明の下段の平面図であり、セル配置領域
４と配線領域５で全面が構成されている。

下段のセルの配置は、上段の入出力セルの配置を考慮し
て行えるので、入出力セルからの配線を短くしたい場合
には、上段の入出力セルの真下にセルを配置することが
できる。また、入出力セルが全面にあるので、電源セル
をチップに対して均等に配置することができるため、チ
ップ中心部への電源供給の安定化がはがれる。

［発明の効果］ 本発明は、ゲートアレイにおいて、入出力パッド及び入
出力セルと、セル配置領域及び配線領域とを二段で構成
したので、従来より多くの入出力ビンを使うことが可能
になった。また、従来と同じチップ面積のゲートアレイ
と比較すると、下段から入出力セルとパッドの部分が不
要となるので、内部セルの集積度が高まる。更に、電源
ビンを任意に配置することにより、チップ全体に対して
安定した電源供給が行える。入出力ビンからの配線を短
くしたい場合には、上段と下段のセルの配置を同じ位置
にすることができる。

【図面の簡単な説明】

第１図は、第３図第４図のＡ−Ａを示す主要断面図。 第２図は従来のゲートアレイの平面図。 第３図は実施例における上段の平面図。 第４図は実施例における下段の平面図。 １・・・入出力パッド ２・・・入出力セル ３・・・絶縁膜 ４・・・セル配置領域 ５・・・配線領域 ６・・・ホール 躬／１０ １１・・・入出力パッド １２・・・入出力セル １３・・・セル配置領域 １４・・・配線領域 以上 出願人　セイコーエプソン株式会社 代理人　弁理士　鈴木喜三部（他１名）稟２Ｃ

Claims (1)

1. 【特許請求の範囲】 半導体集積回路において、 ａ）上段の入出力セルと ｂ）上段の入出力パッドと ｃ）下段のセル配置領域と ｄ）下段の配線領域と ｅ）上段と下段の間の絶縁膜とからなる二段構成である
   ことを特徴とするゲートアレイ。