JPH0576175B2 - - Google Patents
Info
- Publication number
- JPH0576175B2 JPH0576175B2 JP58023801A JP2380183A JPH0576175B2 JP H0576175 B2 JPH0576175 B2 JP H0576175B2 JP 58023801 A JP58023801 A JP 58023801A JP 2380183 A JP2380183 A JP 2380183A JP H0576175 B2 JPH0576175 B2 JP H0576175B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- transistor
- heterojunction
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 50
- 239000000758 substrate Substances 0.000 description 5
- 238000011109 contamination Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
（技術分野）
この発明はヘテロ接合トランジスタの製造方法
に関するものである。
に関するものである。
（従来技術）
従来、ヘテロ接合バイポーラ型トランジスタの
製造方法においては、コレクタ，ベース，エミツ
タ層の三層のエピタキシヤル層を作成し、かつｎ
型およびｐ型の何れの異型のエピタキシヤル層を
も結晶成長させていた。
製造方法においては、コレクタ，ベース，エミツ
タ層の三層のエピタキシヤル層を作成し、かつｎ
型およびｐ型の何れの異型のエピタキシヤル層を
も結晶成長させていた。
しかるに、気相成長により異型のエピタキシヤ
ル層を成長させると、上記各層間の不純物間の相
互汚染を一般に避け難く、たとえば同一炉で同時
に各層を成長させることは困難であつた。したが
つて、その製作方法は複雑であり、かつ各層間界
面の特性を悪くし、それゆえトランジスタの性能
を悪くする欠点を有していた。
ル層を成長させると、上記各層間の不純物間の相
互汚染を一般に避け難く、たとえば同一炉で同時
に各層を成長させることは困難であつた。したが
つて、その製作方法は複雑であり、かつ各層間界
面の特性を悪くし、それゆえトランジスタの性能
を悪くする欠点を有していた。
（発明の目的）
この発明は上記の点に鑑みなされたもので、異
型のエピタキシヤルの結晶成長を行わずに簡易な
方法で高性能のヘテロ接合バイポーラトランジス
タを得るようにしたヘテロ接合トランジスタの製
造方法を提供することを目的とする。
型のエピタキシヤルの結晶成長を行わずに簡易な
方法で高性能のヘテロ接合バイポーラトランジス
タを得るようにしたヘテロ接合トランジスタの製
造方法を提供することを目的とする。
（実施例）
以下この発明の一実施例を第１図および第２図
を参照して説明する。
を参照して説明する。
第１図は半導体ヘテロ接合トランジスタの各層
の深さ方向の不純物濃度の分布を示している。こ
の図に示すように、D3以上の深さにはｐ型の高
濃度基板材料（p+層）がある。一方、その上の
D2，D3間に低濃度ｎ型エピタキシヤル層（n1 -
層）、その上のD1，D2間に高濃度ｎ型エピタキシ
ヤル層（n+層）、その上のD0，D1間に低濃度ｎ型
エピタキシヤル層（n2 -層）を気相成長させる。
の深さ方向の不純物濃度の分布を示している。こ
の図に示すように、D3以上の深さにはｐ型の高
濃度基板材料（p+層）がある。一方、その上の
D2，D3間に低濃度ｎ型エピタキシヤル層（n1 -
層）、その上のD1，D2間に高濃度ｎ型エピタキシ
ヤル層（n+層）、その上のD0，D1間に低濃度ｎ型
エピタキシヤル層（n2 -層）を気相成長させる。
このように行うと、同一型のエピタキシヤル成
長であるので、各層間の汚染の問題、たとえば異
型不純物間の補償の問題や反転の問題などは少な
くなり、したがつて同一炉内で一回の工程で順次
結晶成長させることができる。したがつて、工程
の簡易化・高速化と同時に、炉外に出すことがな
いため各層間の汚染の問題や不整合の問題が減少
し、良質の界面の成長が可能となる。
長であるので、各層間の汚染の問題、たとえば異
型不純物間の補償の問題や反転の問題などは少な
くなり、したがつて同一炉内で一回の工程で順次
結晶成長させることができる。したがつて、工程
の簡易化・高速化と同時に、炉外に出すことがな
いため各層間の汚染の問題や不整合の問題が減少
し、良質の界面の成長が可能となる。
第２図は各層の深さ方向のエネルギーギヤツプ
の分布の一例を示す。この例では、D3以上の深
さの基板が最も小さいエネルギーギヤツプを有す
る層となつており、順次表面層に近づくに従つて
大きなエネルギーギヤツプを有する層となつてい
る。ここで、不可欠の要件は、n2 -層をエミツタ
層とし、n+層をベース層，n1 -層をコレクタ層と
した場合、D0，D1間のエミツタ層（n2 -層）のエ
ネルギーギヤツプEg1をD1，D2間のベース層（n+
層）のエネルギーギヤツプEg2よりも大きくする
ということである。他のコレクタ層（n1 -層）や
基板p+層のエネルギーギヤツプEg3，Eg4はEg2に
ほぼ等しいか或いは小さいか、すなわち余り大き
くなければよい。
の分布の一例を示す。この例では、D3以上の深
さの基板が最も小さいエネルギーギヤツプを有す
る層となつており、順次表面層に近づくに従つて
大きなエネルギーギヤツプを有する層となつてい
る。ここで、不可欠の要件は、n2 -層をエミツタ
層とし、n+層をベース層，n1 -層をコレクタ層と
した場合、D0，D1間のエミツタ層（n2 -層）のエ
ネルギーギヤツプEg1をD1，D2間のベース層（n+
層）のエネルギーギヤツプEg2よりも大きくする
ということである。他のコレクタ層（n1 -層）や
基板p+層のエネルギーギヤツプEg3，Eg4はEg2に
ほぼ等しいか或いは小さいか、すなわち余り大き
くなければよい。
以上のようなエピタキシヤル成長を行つた後、
第１図のような不純物濃度分布を有するようにｐ
型の不純物を表面D0より表面濃度N4で拡散させ
る。この場合のｐ型不純物濃度分布の要件は、
D0，D1間のn- 2層とD2，D3間のn- 1層でｐ型濃度が
大きく、D1，D2間のn+層ではｐ型濃度の方が小
さいようにすることである。このような拡散を行
うと、１回の拡散工程でpnp型の接合が得られ
る。
第１図のような不純物濃度分布を有するようにｐ
型の不純物を表面D0より表面濃度N4で拡散させ
る。この場合のｐ型不純物濃度分布の要件は、
D0，D1間のn- 2層とD2，D3間のn- 1層でｐ型濃度が
大きく、D1，D2間のn+層ではｐ型濃度の方が小
さいようにすることである。このような拡散を行
うと、１回の拡散工程でpnp型の接合が得られ
る。
なお、この拡散は、一度、表面付近のn- 2層内
にイオン注入した後に行つてもよい。また、空間
的に選択的に不純物導入を行つてもよい。
にイオン注入した後に行つてもよい。また、空間
的に選択的に不純物導入を行つてもよい。
このようにして作られたトランジスタは、ベー
ス層が高濃度であるためベース抵抗が小さく、か
つまたワイドギヤツプエミツタであるため高い注
入効率が得られ従つて高性能のトランジスタが同
時に得られる。
ス層が高濃度であるためベース抵抗が小さく、か
つまたワイドギヤツプエミツタであるため高い注
入効率が得られ従つて高性能のトランジスタが同
時に得られる。
なお、以上の方法はpnp型トランジスタを得る
場合についてであるが、同様にしてnpn型トラン
ジスタも容易に得ることができる。すなわち、不
純物濃度分布におけるｎとｐとを置換すればよ
く、具体的には、基板にn+型を用いｐ型エピタ
キシヤル成長を行い、ｎ型不純物拡散を行えばよ
い。
場合についてであるが、同様にしてnpn型トラン
ジスタも容易に得ることができる。すなわち、不
純物濃度分布におけるｎとｐとを置換すればよ
く、具体的には、基板にn+型を用いｐ型エピタ
キシヤル成長を行い、ｎ型不純物拡散を行えばよ
い。
また、上記半導体材料は一般に化合物半導体を
適用することが一般的であるが、これに限定され
るものではない。
適用することが一般的であるが、これに限定され
るものではない。
さらに、深さ方向にエミツタ，ベース，コレク
タという役割を上記説明では与えたが、これに限
定されるものではない。すなわち、たとえばD2，
D3間をエミツタ層とするべくベース層D1，D2間
より大きなエネルギーギヤツプにすればよい。
D0，D1間をD1，D2間のベース層より大きくない
エネルギーギヤツプにすることによつてコレクタ
層となし得るのである。このようにすれば、表面
がコレクタ層となり、深いD2，D3間がエミツタ
層となるのである。
タという役割を上記説明では与えたが、これに限
定されるものではない。すなわち、たとえばD2，
D3間をエミツタ層とするべくベース層D1，D2間
より大きなエネルギーギヤツプにすればよい。
D0，D1間をD1，D2間のベース層より大きくない
エネルギーギヤツプにすることによつてコレクタ
層となし得るのである。このようにすれば、表面
がコレクタ層となり、深いD2，D3間がエミツタ
層となるのである。
また、上記素子は同一基板上に選択的に多数個
のトランジスタとして作成できるので、集積回路
も製作可能であることは詳述するまでもない。
のトランジスタとして作成できるので、集積回路
も製作可能であることは詳述するまでもない。
さらに、第１図は各層間で急峻な変化を示した
が、よりなだらかな変化の分布でもよいことは勿
論である。
が、よりなだらかな変化の分布でもよいことは勿
論である。
（発明の効果）
以上詳述したようにこの発明の方法によれば、
同一型のエピタキシヤル成長のみを用いているの
で各層間の不純物の汚染がなく、かつ１回の成長
で各層を得ることも可能であるため層間の界面の
質が良好なものを得られ、かつワイドギヤツプエ
ミツタであるため高性能のトランジスタが得ら
れ、しかも簡易な製法である利点を有する。この
発明の方法は単体のみならず、集積化回路の製法
としても利用できる。
同一型のエピタキシヤル成長のみを用いているの
で各層間の不純物の汚染がなく、かつ１回の成長
で各層を得ることも可能であるため層間の界面の
質が良好なものを得られ、かつワイドギヤツプエ
ミツタであるため高性能のトランジスタが得ら
れ、しかも簡易な製法である利点を有する。この
発明の方法は単体のみならず、集積化回路の製法
としても利用できる。
第１図および第２図はこの発明のヘテロ接合ト
ランジスタの製造方法の一実施例を説明するため
の図で、第１図はトランジスタの各層の深さ方向
の不純物濃度分布を示す図、第２図はトランジス
タの各層の深さ方向のエネルギーギヤツプの分布
の一例を示す図である。
ランジスタの製造方法の一実施例を説明するため
の図で、第１図はトランジスタの各層の深さ方向
の不純物濃度分布を示す図、第２図はトランジス
タの各層の深さ方向のエネルギーギヤツプの分布
の一例を示す図である。
Claims (1)
- １ ｎ型またはｐ型の一方のみの型を有し、かつ
高不純物濃度のベース層を含むヘテロ接合エピタ
キシヤル層を成長させる工程と、このヘテロ接合
エピタキシヤル層にｐ型またはｎ型の一方のみの
不純物拡散を行うことによつてpnpまたはnpn型
のヘテロ接合を形成する工程とを具備してなるヘ
テロ接合トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58023801A JPS59151457A (ja) | 1983-02-17 | 1983-02-17 | ヘテロ接合トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58023801A JPS59151457A (ja) | 1983-02-17 | 1983-02-17 | ヘテロ接合トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59151457A JPS59151457A (ja) | 1984-08-29 |
| JPH0576175B2 true JPH0576175B2 (ja) | 1993-10-22 |
Family
ID=12120422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58023801A Granted JPS59151457A (ja) | 1983-02-17 | 1983-02-17 | ヘテロ接合トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59151457A (ja) |
-
1983
- 1983-02-17 JP JP58023801A patent/JPS59151457A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59151457A (ja) | 1984-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3703420A (en) | Lateral transistor structure and process for forming the same | |
| JPH03225870A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| US3993512A (en) | Method of manufacturing an integrated circuit utilizing outdiffusion and multiple layer epitaxy | |
| JPH0576175B2 (ja) | ||
| JPH0451973B2 (ja) | ||
| JP2625879B2 (ja) | 半導体装置 | |
| JPH0142144B2 (ja) | ||
| EP0244452A1 (en) | Subcollector for bipolar transistors | |
| JPS61208235A (ja) | 半導体装置の製造方法 | |
| JPH02220444A (ja) | 半導体装置製造方法 | |
| JPH02170540A (ja) | 半導体装置 | |
| KR20040103974A (ko) | 컷오프 주파수가 향상된 실리콘 게르마늄 트랜지스터 | |
| JPS59200464A (ja) | バイポ−ラ型半導体装置の製造方法 | |
| JPH0244732A (ja) | 半導体装置の製造方法 | |
| JPH01181561A (ja) | 半導体装置の製造方法 | |
| JPS63288055A (ja) | 半導体装置 | |
| JPS63173362A (ja) | 半導体装置の製造方法 | |
| JPS6159746A (ja) | 半導体装置 | |
| JPH02232932A (ja) | バイポーラトランジスタ | |
| TW200419677A (en) | A method to grow silicon germanium (SiGe) layer on different materials and produce a bipolar junction transistor including SiGe layer | |
| JPH0232550A (ja) | 半導体装置の製造方法 | |
| JPH02266529A (ja) | 縦型トランジスタの製造方法 | |
| JPH01238167A (ja) | 広ギャップコレクタトランジスタ | |
| JPH0628263B2 (ja) | 半導体装置の製造方法 | |
| JPH0974103A (ja) | 半導体素子およびその製造方法 |