JPH06100892B2 - 計算機システムの表示制御装置 - Google Patents

計算機システムの表示制御装置

Info

Publication number
JPH06100892B2
JPH06100892B2 JP27212186A JP27212186A JPH06100892B2 JP H06100892 B2 JPH06100892 B2 JP H06100892B2 JP 27212186 A JP27212186 A JP 27212186A JP 27212186 A JP27212186 A JP 27212186A JP H06100892 B2 JPH06100892 B2 JP H06100892B2
Authority
JP
Japan
Prior art keywords
display
data
dots
liquid crystal
character
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27212186A
Other languages
English (en)
Other versions
JPS63125985A (ja
Inventor
信貴 高橋
勝彦 橋本
敏彦 角谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP27212186A priority Critical patent/JPH06100892B2/ja
Publication of JPS63125985A publication Critical patent/JPS63125985A/ja
Publication of JPH06100892B2 publication Critical patent/JPH06100892B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】 (技術分野) 本発明は、計算機システムの表示制御装置に係り、特に
は、液晶テレビジョン受像機を計算機本体に結合して、
前記液晶テレビジョン受像機を表示用モニタとして用い
て文字表示を行う計算機システムの表示制御装置に関す
る。
(従来技術) 従来、ポケットコンピュータなどと呼称される携帯用の
計算機には、その計算機と一体となった表示用の液晶デ
ィスプレイが備えられている。ところで、近年、携帯用
のテレビジョン受像機の要請に応えて、小型液晶テレビ
ジョン受像機が開発されている。このような事情に鑑み
れば、携帯用の計算機には液晶テレビジョン受像機を特
別に設けないで、液晶テレビジョン受像機を携帯用の計
算機に結合し、前記液晶テレビジョン受像機の液晶ディ
スプレイを前記計算機の表示用モニタとして用いること
が考えられる。
しかしながら、液晶テレビジョン受像機に使用されてい
る、例えばカラー表示用の液晶ディスプレイは、第10図
および第11図において太線で囲んで示したように、R
(赤),G(緑),B(青)の3個のドットから1表示ドッ
ト2(21〜24)が構成されている。しかも、1表示ドッ
トの形状が小さいために、計算機本体から出力される文
字パターンの各表示データを前記表示ドットと1対1の
関係に割付けると、液晶ディスプレイに表示される文字
形状が小さくなって、表示文字がたいへん見にくくなる
という問題を生じる。
また、上述したような縦1列または横1列になった表示
ドットを用いて表示を行うと、表示文字が縦方向または
横方向に延びて、表示イメージの異なった表示になると
いう問題も生じる。このような表示イメージの変化をな
くすために、第12図で太線で囲んで示したように、4個
のドットで1表示ドット25を構成すると、1つの原色の
比率(例えば、同図ではGの比率)が高くなって、色ズ
レの要因となるという別異の問題を生じる。
(発明の目的) 本発明は、このような事情に鑑みてなされたものであっ
て、計算機本体に結合された液晶テレビジョン受像機の
液晶ディスプレイを表示用モニタとして用いて文字表示
を行うにあたって、表示文字を見やすい形状に表示する
ことができるとともに、色ズレを生じない計算機システ
ムの表示制御装置を提供することを目的としている。
(発明の構成) 本発明は、上記目的を達成するために、次のような構成
を採る。
即ち、本発明は、液晶テレビジョン受像機を計算機本体
に結合して、前記液晶テレビジョン受像機を表示用モニ
タとして用いて文字表示を行う計算機システムの表示制
御装置であって、 前記液晶テレビジョン受像機の液晶ディスプレイにおけ
るR(赤),G(緑),B(青)の3個のドットからなる単
位表示ドットを複数組だけ集合させて形成される略四角
形の表示エリアによって文字表示ドットを構成し、 前記文字表示ドットに与える表示データを記憶したメモ
リを、前記文字表示ドットと構成している単位表示ドッ
トの組数と同じ回数だけアクセスすることによって、前
記メモリから同じ表示データを複数回だけ読み出し、こ
れらの表示データを前記文字表示ドットを構成している
単位表示ドットに順に割付けることによって文字表示を
行うことを特徴としている。
次に、上述した構成を備えた本発明の作用を説明する。
複数組の単位表示ドットを略四角形に集合させた表示エ
リアで文字表示ドットを構成し、各単位表示ドットに同
じ表示データをそれぞれ与えることにより、液晶ディス
プレイに表示される文字を読みやすい大きさにすること
ができる。また、文字表示ドットは、それぞれ同数のR,
G,Bドットから構成されているから色ズレも生じない。
(実施例) 次に、本発明の一実施例を図面に基づいて、詳細に説明
する。
第1図は、本発明の一実施例に係る計算機システムの構
成の概略を示したブロック図である。
10は液晶テレビジョン受像機、12は前記液晶テレビジョ
ン受像機10が着脱自在に接続される計算機本体、14は液
晶テレビジョン受像機10を計算機本体12に接続するため
のコネクタを示している。
まず、液晶テレビジョン受像機10の構成を説明する。
アンテナより取り込まれた高周波信号はチューナ部16に
与えられて同調される。チューナ部16から出力されたテ
レビジョン信号は中間周波処理部18に与えられて、音声
検波および映像検波される。中間周波処理部18から出力
された音声信号は、音声増幅部20で増幅された後、スピ
ーカ22に出力される。一方、中間周波処理部18から出力
された映像信号は、クロマ処理部24に与えられる。クロ
マ処理部24は、この映像信号を液晶ディスプレイ28に適
したRGB信号に変換して出力する。このRGB信号は切り換
えスイッチ26を介して、液晶ディスプレイ28に与えられ
る。また、この液晶テレビジョン受像機10は、計算機本
体12から与えられた文字表示用データを液晶ディスプレ
イ28に適したRGB信号に変換するためのインタフェース3
0を備えている。このインタフェース30の出力は、切り
換えスイッチ26を介して液晶ディスプレイ28に与えられ
る。
液晶ディスプレイ28は、3ビット(実際には冗長ビット
を付加した4ビットが供給される)のRGB信号の供給に
よって、与え定められたカラー画素(R,G,B)ドットの
配列に対応してゲートされて駆動される。カラー画素ド
ットの配列は、例えば第1ラインはRGBRGB…、第2ライ
ンはGBRGBR…、第3ラインはBRGBRG…のように、R,G,B
に対応した各ドットの繰り返し配列になっている。この
ようなカラー表示の液晶ディスプレイ28は、周知のよう
に、例えばアモーファス・シリコン薄膜トランジスタ・
アレイが形成された透明な基板と、R,G,Bのカラー・フ
ィルタを形成した透明ガラス基板との間に液晶が封入さ
れ、ツイステッド・ネマチック・モードにより表示され
る液晶カラーパネルから構成されている。
切り換えスイッチ26は、液晶ディスプレイ28にテレビジ
ョン画像を表示するか、あるいは計算機本体12からの文
字を表示するかに応じて切り換えられるスイッチであ
る。この切り換えスイッチ26は、オペレータの手動操作
によって切り換えられる。ただし、このような切り換え
をプログラム処理によって行ってもよい。
次に、計算機本体12の構成を説明する。
CPU32は、ROM34に予め格納されたシステムプログラムに
従ってデータ処理を行う。RAM36は、ユーザプログラム
を格納するユーザプログラムエリア,前記ユーザプログ
ラムによって作成された表示情報などのデータを格納す
るデータエリア,各種のバッファなどを含むシステムエ
リアなどから構成されている。CPU32に関連して、デー
タを入力するためのキーボード38が設けられている。
ディスプレイコントローラ40は、本実施例の要部となる
もので、RAM36に格納されたデータに基づいて、ビデオR
AM42に対してRead/Write制御を行い、このビデオRAM42
から読み出された表示データを液晶ディスプレイ28に適
した形態にビット展開してインタフェース30に供給す
る。このディスプレイコントローラ40の構成の詳細は後
に説明する。ビデオRAM42は、前記表示データを画素単
位にR,G,Bに区分して記憶するR,G,Bデータ・メモリ領域
を備えている。
第2図および第3図は、ディスプレイコントローラ40の
要部構成を示したブロック図である。特に、第2図は表
示データを表示画面の横方向に割付けるデータ横方向割
付け部のブロック図、第3図は表示データを表示画面の
縦方向に割付けるデータ縦方向割付け部のブロック図で
ある。
第2図に示したデータ横方向割付け部は、ビデオRAM42
から出力されたR,G,B表示データをそれぞれラッチする
ラッチ回路441〜443と、ラッチ回路441〜443のパラレル
出力をそれぞれ個別に与えられて、これらをシリアルデ
ータに変換するシフトレジスタ461〜463と、このシフト
レジスタ461〜463にシフトタイミングを与える3分周回
路48と、シフトレジスタ461〜463にデータ・ロードタイ
ミングを与える8分周回路50とから構成されている。
一方、第3図に示したデータ縦方向割付け部は、ビデオ
RAM42の上位アドレスA10,A11を指定するアドレス生成
回路52と、ビデオRAM42の下位アドレスA0〜A9を指定す
るアドレス生成カウンタ54と、アドレス生成カウンタ54
の出力をラッチするアドレスラッチ回路56とから構成さ
れている。
次に、上述した構成を備えた実施例の動作を説明する。
なお、本実施例の特徴は、文字表示ドットに対する液晶
ディスプレイ28の単位表示ドットの割付けと、前記文字
表示ドットを構成する複数の単位表示ドットへ同じ表示
データを出力する構成にあるから、以下、これらについ
て説明する。ここで、液晶ディスプレイ28の単位表示ド
ットとは、R,G,Bに対応した3個のドットの集合をい
い、文字表示ドットとは、計算機本体12からのデータに
基づき液晶ディスプレイ28に表示された文字を構成して
いるドットをいい、この文字表示ドットは後述するよう
に複数組の単位表示ドットを集合した表示エリアから構
成されている。
例えば、第4図および第5図に示したように、液晶ディ
スプレイ28に表示される文字を見やすい形状にするため
に、文字表示ドット41〜44は複数組の単位表示ドットか
ら構成されている。第4図は、R,G,Bドットが、縦横に
直線的に配列された液晶ディスプレイの例、第5図はR,
G,Bドットが1ラインごとに半ピッチずらせて配列され
た液晶ディスプレイの例をそれぞれ示している。第5図
に示した液晶ディスプレイの配列は、第4図に示した液
晶ディスプレイの配列に比べて、同色間の距離が小さく
なる。したがって、画質を向上させるために、この配列
の液晶ディスプレイを用いるのが好ましい。また、第4
図(a)および第5図(a)に示した文字表示ドット
41,43は、2組の単位表示ドットから構成され、第4図
(b)および第5図(b)に示した文字表示ドット42
44は、3組の単位表示ドットから構成されている。1文
字表示ドットを何組の単位表示ドットで構成するかは、
表示文字の見やすさと、1画面内の文字表示数との関連
で定められる。換言すれば、文字表示ドットを多数の単
位表示ドットで構成すれば、表示文字が大きくなって見
やすくなるが、それだけ1画面内の表示文字数が少なく
なる。
いずれにせよ、複数組の単位表示ドットで構成される文
字表示ドットは、略四角形であることが必要とされる。
そうでないと、液晶ディスプレイに表示される文字の形
態が著しく変形して、実用的でないからである。ここ
で、略四角形とは、第4図および第5図に示したような
文字表示ドットの形状などを含むが、例えば、横1列の
R,G,Bドットからなる単位表示ドットを、横方向に3組
配列したような形状などは含まないことを意味する。
以下、便宜上、第4図(b)に示したような文字表示ド
ットとした場合について説明する。
第6図は、第4図(b)に示した文字表示ドット4が割
付けられた液晶ディスプレイ28のパネル面を示してい
る。液晶ディスプレイ28の横方向には128個の文字表示
ドット4が、縦方向には64個の文字表示ドット4がそれ
ぞれ割り当てられる。文字表示ドット4は、3組の単位
表示ドットから構成されているから、これらの単位表示
ドットには同じ表示データが与えられる。これらの表示
データは、R,G,Bのドットごとに区分されて、前述した
ビデオRAM42に格納されている。
第7図は、第6図に示した文字表示ドットの割付けに対
応したビデオRAM42のアドレスを示した説明図である。
同図に示した数値はビデオRAM42のアドレスを16進数で
示したものであって、Rデータの格納領域を抜き出して
示している。他のGデータ、Bデータの格納領域につい
ても同様のアドレスになっている。一つのアドレスには
8ビットのRデータ、即ち、水平方向の8個分の文字表
示ドットに供給されるRデータが格納されている。した
がって、このビデオRAM42は、水平方向に16バイトのメ
モリ領域を持ち、液晶ディスプレイ28の水平方向に割付
けられた128個の文字表示ドットのRデータは、アドレ
ス『000H』〜『00FH』に順に格納されている。同様に文
字表示ドットの2ライン目の表示データは、アドレス
『010H』〜『01FH』に順に格納されている。また、液晶
ディスプレイ28の縦方向には、64個の文字表示ドットが
あるから、ビデオRAM42の縦方向には、64バイトのメモ
リ領域があり、したがって64ライン目の文字表示ドット
に与えられる表示データは、アドレス『3F0H』〜『3FF
H』に順に格納される。
上述したようなアドレスへの表示データの書き込みは、
RAM36に格納されたデータに基づき、ディスプレイコン
トローラ40がWrite制御することによって行われる。こ
のような表示データの書き込みは、従来の装置と同様で
あるから、詳しい説明は省略する。
次に、本実施例の特徴である文字表示ドットへの表示デ
ータの割付けについて説明する。
まず、表示データの横方向の割付けを第2図に基づいて
説明する。
ビデオRAM42から読み出されたRデータは、ラッチ回路4
41〜443に接続している表示データバス上に乗せられ
る。この表示データバス上にRデータがあるときに、液
晶ディスプレイ28内の表示用基本クロックに同期したR
データラッチ信号を与えられることにより、表示データ
バス上の8ビットのRデータがラッチ回路44にラッチさ
れる。次に、ビデオRAM42から読み出されて表示データ
バス上に乗せられたGデータは、Gデータラッチ信号に
よってラッチ回路442にラッチされる。同様に、ビデオR
AM42から読み出されたBデータが、Bデータラッチ信号
によってラッチ回路443にラッチされる。ラッチされた
各表示データは、シフトレジスタ461〜463に接続してい
るR,G,Bデータバス上に乗せられる。なお、前述したよ
うなR,G,Bデータラッチ信号は、液晶ディスプレイ28内
の表示用基本クロックをディスプレイコントローラ40が
取り込み、この基本クロックに基づいて作成される。
一方、液晶ディスプレイ28より取り込まれた基本クロッ
クは、3分周回路48で3分周され、シフトクロックとし
てシフトレジスタ461〜463にそれぞれ与えられるととも
に、8分周回路50で8分周され、ロード信号としてシフ
トレジスタ461〜463にそれぞれ与えられる。このロード
信号を与えられることにより、データバス上のR,G,Bデ
ータは各シフトレジスタ461〜463にそれぞれ個別に取り
込まれる。シフトレジスタ461〜463に取り込まれたそれ
ぞれ8ビットのR,G,Bデータは、前記シフトクロックの
タイミングに従って順にシリアルR,G,Bデータとして出
力され、液晶テレビジョン受像機10のインタフェース30
を介して液晶ディスプレイ28に与えられる。このように
して、ビデオRAM42に格納された表示データが、液晶デ
ィスプレイ28の横方向に割付けられる。
次に、表示データの縦方向の割付けを第3図および第9
図を参照にして説明する。第9図は、第3図に示したデ
ータ縦方向割付け部の動作波形図を示している。
ディスプレイコントローラ40からの読み取り信号▲
▼およびチップセレクト信号CSを与えられたアドレス生
成回路52は、ビデオRAM42のアドレスの上位2ビット
A10,A11を出力する。このアドレス指定によって、ビデ
オRAM42のR,G,Bの各メモリ領域421〜423が指定される。
一方、第2図において説明したように、シフトクロック
(第9図(a)参照)を8分周することによって得られ
たロード信号は、カウントアップクロックbとしてアド
レス生成カウンタ54にも与えられる。このカウントアッ
プクロックbは、第9図(b)に示されている。なお、
同図(b2)は同図(b1)に示したカウントアップクロッ
クを、その時間軸を縮小して示したものである。
アドレス生成カウンタ54は、このカウントアップクロッ
クbを係数することによって、ビデオRAM42のアドレス
の下位20ビットA0〜A9の指定を行う。アドレス生成カウ
ンタ54が最初のカウントアップクロックを計数するこ
とにより、最初にアクセスするアドレスの下位ビットA0
〜A9が指定される。そして、アドレス生成回路52によっ
てRデータ・メモリ領域421が指定されるとRデータ・
メモリ領域421のアドレス『000H』がアクセスされる。
これにより、アドレス『000H』に格納されていた8ビッ
トのRデータが読み出されて表示データバスに乗せられ
る。そして、Rデータは、第2図において説明したよう
にラッチ回路441にラッチされる。
次に、アドレス生成回路52によってGデータ・メモリ領
域422が指定されると、前記アドレス生成カウンタ54の
出力に基づきアドレス『400H』がアクセスされる。これ
により、アドレス『400H』に格納されていた8ビットの
Gデータが読み出されて、第2図に示したラッチ回路44
2にラッチされる。同様に、アドレス生成回路52によっ
てBデータ・メモリ領域423が指定されることにより、
アドレス『800H』に格納されていた8ビットのBデータ
が読み出され、第2図に示したラッチ回路443にラッチ
される。
アドレス『000H』,『400H』,『800H』の各表示データ
が読み出された後、アドレス生成カウンタ54は2番目の
カウントアップクロックを計数し、表示データを読み
出すべき2番目のアドレスの下位ビットを指定する。そ
して、アドレス生成回路52によってデータ・メモリ領域
421〜423が順に指定されることによって、アドレス『00
1H』,『401H』,『801H』に格納された表示データが順
に読み出される。
このようにして、アドレス生成カウンタ54が16個のカウ
ントアップクロックを順に計数することにより、各デー
タ・メモリ領域421〜423の1行目のアドレス『000H』〜
『00FH』,『400H』〜『40FH』,『800H』〜『80FH』が
順にアクセスされて、液晶ディスプレイ28の1ライン目
に配列された単位表示ドットにR,G,Bデータが与えられ
ることになる。第8図は、このようにして液晶ディスプ
レイ28上に割付けられる表示データを、そのアドレスに
よって示している。なお、同図は、Rデータについての
アドレスだけを示しているが、GデータおよびBデータ
についても同様であることは勿論である。また、同図に
おいて、L1〜L6…は単位表示ドットのライン数を示して
いる。
ところで、上述したように本実施例では、文字表示ドッ
トを3組の単位表示ドットで構成したから、第8図に示
したように、単位表示ドットの2ライン目L2および3ラ
イン目L3についても、1ライン目L1と同じ表示データを
割り付ける必要がある。
以下、第3図および第9図に戻って、2ライン目以降の
データの割付けを説明する。
第3図に示したアドレス生成カウンタ54は、プリセット
可能なカウンタであって、プリセット信号cを与えられ
ることより、その計数値がアドレスラッチ回路56の出力
値にプリセットされる。このプリセット信号cは、第9
図(c)に示すように、16個のカウントアップクロック
がアドレス生成カウンタ54によって計数されるごとに出
力される。このようなプリセット信号cを発生させる回
路は、図示していないが、アドレス生成カウンタ54の計
数値を監視することにより、あるいは、カウントアップ
クロックを別に計数することにより、容易に作成するこ
とができる。なお、第9図(c2)は、同図(c1)に示し
たプリセット信号cの時間軸を縮小して示したものであ
る。
また、アドレスラッチ回路56は、ラッチクロックdによ
って、アドレス生成カウンタ54の出力をラッチする。こ
のラッチクロックdは、第9図(d)に示すように、3
個のプリセット信号cがアドレス生成カウンタ54に入力
されるごとに出力されるものである。このようなラッチ
クロックdを発生させる回路は、図示していないが、プ
リセット信号cを計数することによって容易に作成する
ことができる。
いま、最初のカウントアップクロックがアドレス生成
カウンタ54に入力されたときに戻って説明すると、これ
に同期してラッチクロックdがアドレスラッチ回路56に
与えられるから、アドレスラッチ回路56はアドレス生成
カウンタ54から出力された第1アドレス(計数値『0』
に対応する)をラッチする。そして、アドレス生成カウ
ンタ54が16個のカウントアップクロックを計数すること
により、ビデオRAM42の各データ・メモリ領域421〜423
の1行目の表示データが読み出されると、次のプリセッ
ト信号cがアドレス生成カウンタ54に入力される。こ
れにより、アドレスラッチ回路56から出力されている第
1アドレスが、アドレス生成カウンタ54にセットされ
る。その結果、アドレス生成カウンタ54は、再び『0』
から計数を開始する。したがって、ビデオRAM42の各デ
ータ・メモリ領域421〜423の1行目の表示データの読み
出しが終了すると、再び、同じ1行目の表示データが読
み出されることになる。このようにして再び読み出され
た1行目の表示データは、第2図に示したデータ横方向
割付け部を介して液晶ディスプレイ28に与えられ、第8
図に示した2ライン目L2の単位表示ドットに割付けられ
る。
1行目表示データの2回目の読み出しが終了すると、次
のプリセット信号cが与えられて、再び、アドレス生
成カウンタ54が第1アドレス(計数値『0』)にセット
される。そうして、同様にビデオRAM42の各データ・メ
モリ領域421〜423の1行目の表示データが読み出され
る。この表示データは、第8図に示した3ライン目L3
単位表示ドットに割付けられる。このように、ビデオRA
M42の各データ・メモリ領域421〜423の1行目の表示デ
ータが、3回繰り返して読み出されることにより、液晶
ディスプレイ28の第1行目の文字表示が終了する。
第1行目の文字表示が終了した後に、アドレス生成カウ
ンタ54に入力されるカウントアップクロックbに同期し
て、2番目のラッチクロックdがアドレスラッチ回路
56に与えられるとともに、プリセット信号c′がアド
レス生成カウンタ54に与えられる。このとき、アドレス
生成カウンタ54は計数値『16』に対応した第2アドレス
になっている。この第2のアドレスがアドレスラッチ回
路56にラッチされ、前記プリセット信号c′によっ
て、アドレス生成カウンタ54は計数値『16』に対応した
第2アドレスにセットされる。したがって、アドレス生
成カウンタ54は計数値『16』から引き続いてカウントア
ップクロックbを計数する。これにより、ビデオRAM42
の各データ・メモリ領域421〜423の2行目の表示データ
が読み出される。この表示データは、第8図に示すよう
に、液晶ディスプレイ28の4ライン目L4の単位表示ドッ
トに割付けられる。
そして、4ライン目L4へのデータの割付けが終わると、
アドレス生成カウンタ54は次のプリセット信号c′に
よって、計数値『16』に対応した第2アドレスにプリセ
ットされる。その結果、アドレス生成カウンタ54は、計
数値『16』から再びカウントアップクロックbを計数す
ることにより、前記ビデオRAM42の2行目の表示データ
が再び読み出されて、第8図に示す5ライン目L5に割付
けられる。以下、前述したと同様に、ビデオRAM42の2
行目の表示データがもう一度読み出されて、液晶ディス
プレイ28の6ライン目L6に割付けられることにより、第
2行目の文字表示が終了する。
以下、同様にして、ビデオRAM42の同じ行の表示データ
が3回繰り返して読み出されることにより、1行の文字
表示が行われる。第9図(e)は、このようにして繰り
返して読み出された表示データを示している。なお、同
図において、『○』,『×』,『△』は、同じ表示デー
タを示している。
なお、上述の実施例では、3組の単位表示ドットによっ
て1文字表示ドットを構成したから、これに対応してビ
デオRAM42の同じ行の表示データを3回繰り返して読み
出している。したがって、例えば、文字表示ドットを4
組の単位表示ドットによって構成した場合、ビデオRAM4
2の同じ行の表示データは4回繰り返して読み出される
ことになる。
また、ビデオRAM42から読み出された表示データを液晶
ディスプレイ28に割付けるための構成は、第2図および
第3図に示したものに限定されず、種々変形実施可能で
ある。このような変形例も、文字表示ドットを構成して
いる単位表示ドットの組数に応じて、ビデオRAM42から
同じ表示データを複数回読み出すことに基づいて、表示
データの割付けを行うものである限り、本発明に含まれ
る。
(発明の効果) 以上の説明から明らかなように、本発明に係る計算機シ
ステムの表示制御装置は、液晶テレビジョン受像機の液
晶ディスプレイにおけるR,G,Bの3個のドットからなる
単位表示ドットを複数組だけ集合させて形成される略四
角形の表示エリアで文字表示ドットを構成し、 前記文字表示ドットに与える表示データを記憶したメモ
リを、前記文字表示ドットを構成している単位表示ドッ
トの組数と同じ回数だけアクセスすることによって、前
記メモリから同じ表示データを複数回だけ読み出し、こ
れらの表示データを前記文字表示ドットを構成している
単位表示ドットに順に与えることによって文字表示を行
っている。
したがって、本発明によれば、計算機本体に接続された
液晶テレビジョン受像機の液晶ディスプレイに、読みや
すい大きさの文字表示を行うことができる。
また、文字表示ドットは、それぞれ同数のR,G,Bドット
から構成されているから、色ズレのない文字表示を行う
こともできる。
【図面の簡単な説明】
第1図は本発明の一実施例に係る計算機システムのブロ
ック図、第2図は前記実施例のディスプレイコントロー
ラ40におけるデータ横方向割付け部のブロック図、第3
図は前記実施例のディスプレイコントローラ40における
データ縦方向割付け部のブロック図、第4図および第5
図は文字表示ドットを構成する単位表示ドットの割付け
例の説明図、第6図は実施例における液晶ディスプレイ
28への文字表示ドットの割付け例の説明図、第7図は第
6図に対応したビデオRAM42のアドレス配置説明図、第
8図は実施例における液晶ディスプレイ28への表示デー
タの割付け説明図、第9図は第3図に示したディスプレ
イコントローラ40におけるデータ縦方向割付け部の動作
波形図、第10図〜第12図は従来例の文字表示ドットの構
成例である。 10…液晶テレビジョン受像機、12…計算機本体、14…コ
ネクタ、28…液晶ディスプレイ、32…CPU、40…ディス
プレイコントローラ、42…ビデオRAM、441〜443…ラッ
チ回路、461〜463…シフトレジスタ、48…3分周回路、
50…8分周回路、52…アドレス生成回路、54…アドレス
生成カウンタ、56…アドレスラッチ回路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−299992(JP,A) 特開 昭60−134293(JP,A) 特開 昭63−104588(JP,A)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】液晶テレビジョン受像機を計算機本体に結
    合して、前記液晶テレビジョン受像機を表示用モニタと
    して用いて文字表示を行う計算機システムの表示制御装
    置であって、 前記液晶テレビジョン受像機の液晶ディスプレイにおけ
    るR(赤),G(緑),B(青)の3個のドットからなる単
    位表示ドットを複数組だけ集合させて形成される略四角
    形の表示エリアによって文字表示ドットを構成し、 前記文字表示ドットに与える表示データを記憶したメモ
    リを、前記文字表示ドットを構成している単位表示ドッ
    トの組数と同じ回数だけアクセスすることによって、前
    記メモリから同じ表示データを複数回だけ読み出し、こ
    れらの表示データを前記文字表示ドットを構成している
    単位表示ドットに順に割付けることによって文字表示を
    行うことを特徴とする計算機システムの表示制御装置。
JP27212186A 1986-11-14 1986-11-14 計算機システムの表示制御装置 Expired - Fee Related JPH06100892B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27212186A JPH06100892B2 (ja) 1986-11-14 1986-11-14 計算機システムの表示制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27212186A JPH06100892B2 (ja) 1986-11-14 1986-11-14 計算機システムの表示制御装置

Publications (2)

Publication Number Publication Date
JPS63125985A JPS63125985A (ja) 1988-05-30
JPH06100892B2 true JPH06100892B2 (ja) 1994-12-12

Family

ID=17509381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27212186A Expired - Fee Related JPH06100892B2 (ja) 1986-11-14 1986-11-14 計算機システムの表示制御装置

Country Status (1)

Country Link
JP (1) JPH06100892B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828964A (ja) * 1994-07-19 1996-02-02 Tokyo Denki Kogyo Kk 給湯装置

Also Published As

Publication number Publication date
JPS63125985A (ja) 1988-05-30

Similar Documents

Publication Publication Date Title
JPS6025794B2 (ja) カラ−図形表示装置
JPH0529917B2 (ja)
US4570158A (en) Horizontal and vertical image inversion circuit for a video display
US4620186A (en) Multi-bit write feature for video RAM
JPS60247692A (ja) デイスプレイコントロ−ラ
JPS592905B2 (ja) デイスプレイ装置
JPS63193180A (ja) 映像表示装置
JPS642955B2 (ja)
JPH06100892B2 (ja) 計算機システムの表示制御装置
JPS6060062B2 (ja) カラ−グラフイツクデイスプレイ装置
JPH08202310A (ja) 画面駆動回路
US5767831A (en) Dot-matrix display for screen having multiple portions
JP2622950B2 (ja) 画像表示装置
KR100380574B1 (ko) 화면상 표시 형성 장치 및 방법
JPH0469908B2 (ja)
JPS62254185A (ja) 図形表示装置
JPH0417438B2 (ja)
JPH0571098B2 (ja)
JPH0731482B2 (ja) 画像表示装置
JP3296645B2 (ja) 2画面駆動回路
JPS58129473A (ja) メモリ制御方式
JPH04275592A (ja) 液晶表示装置
JPS5855984A (ja) 表示装置
EP0121810A2 (en) Microprocessor
JPH0638648B2 (ja) 2画面テレビ受信機

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees