JPH06252153A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH06252153A
JPH06252153A JP5039947A JP3994793A JPH06252153A JP H06252153 A JPH06252153 A JP H06252153A JP 5039947 A JP5039947 A JP 5039947A JP 3994793 A JP3994793 A JP 3994793A JP H06252153 A JPH06252153 A JP H06252153A
Authority
JP
Japan
Prior art keywords
groove
film
semiconductor
semiconductor device
metal impurities
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5039947A
Other languages
English (en)
Inventor
Hirosuke Koyama
裕亮 幸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5039947A priority Critical patent/JPH06252153A/ja
Priority to KR1019940003546A priority patent/KR0139731B1/ko
Priority to US08/203,943 priority patent/US5482869A/en
Publication of JPH06252153A publication Critical patent/JPH06252153A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/045—Manufacture or treatment of capacitors having potential barriers, e.g. varactors
    • H10D1/047—Manufacture or treatment of capacitors having potential barriers, e.g. varactors of conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P36/00—Gettering within semiconductor bodies
    • H10P36/03—Gettering within semiconductor bodies within silicon bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0145—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations of trenches having shapes other than rectangular or V-shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/913—Active solid-state devices, e.g. transistors, solid-state diodes with means to absorb or localize unwanted impurities or defects from semiconductors, e.g. heavy metal gettering

Landscapes

  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】高信頼性の半導体装置を提供する。 【構成】半導体基板１１に溝１４を形成した後に、前記
溝１４の内面に半導体膜１５を形成する。そして、一定
の条件下においてアニ−ルを行うことにより前記半導体
膜１５中に金属不純物をゲッタリングする。さらに、前
記半導体膜１５を酸化膜１６に変換する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、金属不純物のゲッタリングに使用される
ものである。
【０００２】
【従来の技術】従来、例えばＤＲＡＭのメモリセルは、
一つのトランジスタと一つのキャパシタから構成され
る。また、当該メモリセルのキャパシタは、基板に設け
られた溝に形成される（ＤＲＡＭのメモリセルとして
は、例えば、Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅ
ｃｔｒｏｎ Ｄｅｖｉｃｅｓ，Ｖｏｌ．３５，Ｎｏ．
８，Ａｕｇｕｓｔ １９８８，ｐｐ１２５７−１２６３
を参照。）。
【０００３】そこで、従来の半導体装置の製造方法につ
いて簡単に説明する。まず、図３に示すように、半導体
基板１上に酸化シリコン膜２及び窒化シリコン膜３をそ
れぞれ形成する。酸化シリコン膜２及び窒化シリコン膜
３をパタ−ニングした後、例えば異方性エッチング法
（以下、ＲＩＥ法という。）を用いて、当該窒化シリコ
ン膜３をマスクにして基板１に溝４を形成する。このエ
ッチングにおいては、同時に、当該エッチング装置の電
極（金属から構成される）がスパッタリングされるた
め、エッチングガス中には微量の金属不純物が含まれて
おり、この金属不純物が当該基板１中（具体的には、基
板１に形成される溝４の側壁部分。図３において×で示
す。）に打ち込まれる。また、溝４の内壁面及び底面に
それぞれ酸化シリコン膜５を形成する。
【０００４】次に、図４に示すように、当該溝４の底部
に存在する酸化シリコン膜５のみをＲＩＥ法によりエッ
チング除去する。次に、溝４の底部及び側壁部にポリシ
リコン膜２１を堆積する。この後、リン拡散法などを用
いて、当該ポリシリコン膜２１をＮ型にド−ピングする
と共に、溝４の底部にＮ型拡散層２２を形成する。次
に、ポリシリコン膜２１をシ−ス状に加工した後、溝４
内にＳｉＯ2 ／ＳｉＮの複合膜２３を形成する。そし
て、溝４内にＮ型にド−プされたポリシリコン膜６を埋
め込む。その結果、ポリシリコン膜６／複合膜２３／ポ
リシリコン膜２１からなるシ−ス型キャパシタが形成さ
れる。
【０００５】次に、当該ポリシリコン膜６の表面を酸化
し、酸化シリコン膜７を形成する。次に、活性領域にお
いてメモリセルのＭＯＳＦＥＴ８を形成し、同時に、適
当な方法を用いてキャパシタの電極（ポリシリコン膜
６）と当該ＭＯＳＦＥＴ８のソ−ス／ドレイン領域を電
気的に接続する。さらに、ＭＯＳＦＥＴのゲ−ト電極を
ワ−ド線に接続し、ビット線及び金属配線をそれぞれ形
成することにより、ＤＲＡＭが完成する。
【０００６】上記方法によれば、溝４は、ＲＩＥ法によ
って基板１に形成されることになるが、かかる場合、当
該エッチング装置の電極がスパッタリングされるという
事態が生じる。このため、エッチングガス中には、微量
の金属不純物が含まれており、その結果、当該金属不純
物が当該基板１中に打ち込まれることになる。
【０００７】従って、図４に示すように、溝の側壁近傍
において終端している拡散層、即ちＤＲＡＭのメモリセ
ルを構成するＭＯＳＦＥＴのソ−ス／ドレイン領域の接
合面において、リ−ク電流が発生し、素子の信頼性が低
下するという欠点がある。
【０００８】
【発明が解決しようとする課題】このように、従来は、
ＲＩＥ法によりＤＲＡＭの溝を形成しているが、かかる
場合、当該溝の側壁部分に金属不純物が打ち込まれ、メ
モリセルの信頼性を低下させるという欠点がある。
【０００９】本発明は、上記欠点を解決すべくなされた
もので、その目的は、ＲＩＥ法において溝を形成して
も、高い信頼性を確保できる半導体装置の製造方法を提
供することである。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置の製造方法は、まず、半導体基
板に溝を形成する。次に、前記溝の内面に半導体膜を形
成し、一定の条件下においてアニ−ルを行うことにより
前記半導体膜中に金属不純物をゲッタリングするという
ものである。
【００１１】本発明の半導体装置の製造方法は、まず、
半導体基板に溝を形成する。次に、前記溝の内面に半導
体膜を形成し、一定の条件下においてアニ−ルを行うこ
とにより前記半導体膜中に金属不純物をゲッタリングす
る。この後、前記半導体膜を酸化膜に変換するというも
のである。
【００１２】
【作用】上記構成によれば、溝の内面に半導体膜を形成
し、アニ−ルを施すことにより当該金属不純物を半導体
膜中に取り込んでいる。従って、例えば当該溝がメモリ
セルのキャパシタである場合には、当該メモリセルのＭ
ＯＳＦＥＴのソ−ス／ドレイン領域の終端においてリ−
ク電流などが生じることがなく、高信頼性のＤＲＡＭを
提供することができる。
【００１３】
【実施例】以下、図面を参照しながら、本発明の一実施
例について詳細に説明する。図１及び図２は、本発明の
一実施例に係わる半導体装置の製造方法をＤＲＡＭに適
用した場合を示している。
【００１４】まず、図１に示すように、半導体基板１１
上に酸化シリコン膜１２及び窒化シリコン膜１３をそれ
ぞれ形成する。酸化シリコン膜１２及び窒化シリコン膜
１３をパタ−ニングする。この後、例えばＲＩＥ法を用
いて、当該窒化シリコン膜１３をマスクにして基板１１
に溝１４を形成する。このエッチングにおいては、同時
に、当該エッチング装置の電極がスパッタリングされる
ため、エッチングガス中には微量の金属不純物が含まれ
ている。従って、その金属不純物が当該基板１１中に打
ち込まれることになる。
【００１５】そこで、この後、溝１４の内壁面及び底面
にそれぞれ半導体膜（例えばボロンがド−プされたポリ
シリコン膜）１５を形成する。なお、この半導体膜１５
は、基板１と同じ導電型であるのがよい。そして、温度
約６００℃、時間約３０分のアニ−ルを施すと、溝４の
側壁面及び底面に打ち込まれた金属不純物は、当該半導
体膜１５中にゲッタリングされる。
【００１６】次に、図２に示すように、ＨＣｌ（塩酸）
が約１０％含まれている雰囲気中でウェット酸化を行う
と、当該半導体膜１５が酸化膜１６に変換される。この
時、当該半導体膜１５中にゲッタリングされている金属
不純物は、当該酸化膜１６中に取り込まれる。
【００１７】次に、図示しないが、溝１４内にいわゆる
シ−ス型キャパシタ（例えば図４参照）を形成する。ま
た、活性領域においてメモリセルのＭＯＳＦＥＴを形成
する。そして、適当な方法を用いてキャパシタの電極と
当該ＭＯＳＦＥＴのソ−ス／ドレイン領域を電気的に接
続する。また、ＭＯＳＦＥＴのゲ−ト電極をワ−ド線に
接続し、ビット線及び金属配線をそれぞれ形成すること
により、ＤＲＡＭが完成する。
【００１８】上記方法によれば、溝４がＲＩＥ法によっ
て基板１に形成されても、当該溝４の側壁などに打ち込
まれた金属不純物は、半導体膜中に取り込まれている。
つまり、溝４の側壁の金属不純物が存在しなくなるた
め、ＭＯＳＦＥＴのソ−ス／ドレイン領域の接合面にお
いてリ−ク電流が生じ難くなり、その結果、高信頼性の
ＤＲＡＭを提供することができる。
【００１９】なお、上記実施例において、溝４内の酸化
膜１６は一度除去して、新たな酸化膜を形成することに
より、この新たな酸化膜をキャパシタの容量絶縁膜とし
て使用してもよい。また、本発明は、ＤＲＡＭのトレン
チキャパシタのみならず、トレンチ分離技術などの溝側
壁近傍にＰＮ接合を有する半導体装置に応用可能であ
る。
【００２０】
【発明の効果】以上、説明したように、本発明の半導体
装置の製造方法によれば、次のような効果を奏する。溝
の内面に半導体膜を形成し、アニ−ルを施すことによ
り、溝側壁の基板中の金属不純物を当該半導体膜中に取
り込むことができる。従って、例えば当該溝にメモリセ
ルのキャパシタが形成される場合には、当該メモリセル
のＭＯＳＦＥＴのソ−ス／ドレイン領域の溝に近い側の
終端においてリ−ク電流などが生じることがなく、高信
頼性のＤＲＡＭを提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施例に係わる半導体装置の製造方
法を示す断面図。
【図２】本発明の一実施例に係わる半導体装置の製造方
法を示す断面図。
【図３】従来の半導体装置の製造方法を示す断面図。
【図４】従来の半導体装置の製造方法を示す断面図。
【符号の説明】
１１ …半導体基板、 １２ …酸化シリコン膜、 １３ …窒化シリコン膜、 １４ …溝、 １５ …半導体膜、 １６ …酸化膜。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板に溝を形成する工程と、前記
    溝の内面に半導体膜を形成する工程と、一定の条件下に
    おいてアニ−ルを行うことにより前記半導体膜中に金属
    不純物をゲッタリングする工程とを具備することを特徴
    とする半導体装置の製造方法。
  2. 【請求項２】 半導体基板に溝を形成する工程と、前記
    溝の内面に半導体膜を形成する工程と、一定の条件下に
    おいてアニ−ルを行うことにより前記半導体膜中に金属
    不純物をゲッタリングする工程と、前記半導体膜を酸化
    膜に変換する工程とを具備することを特徴とする半導体
    装置の製造方法。
JP5039947A 1993-03-01 1993-03-01 半導体装置の製造方法 Pending JPH06252153A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5039947A JPH06252153A (ja) 1993-03-01 1993-03-01 半導体装置の製造方法
KR1019940003546A KR0139731B1 (ko) 1993-03-01 1994-02-26 반도체 장치의 제조방법
US08/203,943 US5482869A (en) 1993-03-01 1994-03-01 Gettering of unwanted metal impurity introduced into semiconductor substrate during trench formation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5039947A JPH06252153A (ja) 1993-03-01 1993-03-01 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH06252153A true JPH06252153A (ja) 1994-09-09

Family

ID=12567158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5039947A Pending JPH06252153A (ja) 1993-03-01 1993-03-01 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US5482869A (ja)
JP (1) JPH06252153A (ja)
KR (1) KR0139731B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329269B1 (en) * 1995-03-27 2001-12-11 Sanyo Electric Co., Ltd. Semiconductor device manufacturing with amorphous film cyrstallization using wet oxygen
KR100390909B1 (ko) * 2001-06-12 2003-07-12 주식회사 하이닉스반도체 반도체소자의 게더링 방법
JP2006332221A (ja) * 2005-05-25 2006-12-07 Fuji Electric Holdings Co Ltd 半導体ウェハの不純物除去方法および半導体装置の製造方法
JP2015032720A (ja) * 2013-08-05 2015-02-16 新日本無線株式会社 半導体装置の製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604159A (en) 1994-01-31 1997-02-18 Motorola, Inc. Method of making a contact structure
TW274628B (ja) * 1994-06-03 1996-04-21 At & T Corp
US5824580A (en) * 1996-07-30 1998-10-20 International Business Machines Corporation Method of manufacturing an insulated gate field effect transistor
US5929508A (en) * 1998-05-21 1999-07-27 Harris Corp Defect gettering by induced stress
JP2000323484A (ja) * 1999-05-07 2000-11-24 Mitsubishi Electric Corp 半導体装置及び半導体記憶装置
JP2002359247A (ja) * 2000-07-10 2002-12-13 Canon Inc 半導体部材、半導体装置およびそれらの製造方法
US7132348B2 (en) * 2002-03-25 2006-11-07 Micron Technology, Inc. Low k interconnect dielectric using surface transformation
US7041575B2 (en) 2003-04-29 2006-05-09 Micron Technology, Inc. Localized strained semiconductor on insulator
US7115480B2 (en) * 2003-05-07 2006-10-03 Micron Technology, Inc. Micromechanical strained semiconductor by wafer bonding
US7273788B2 (en) * 2003-05-21 2007-09-25 Micron Technology, Inc. Ultra-thin semiconductors bonded on glass substrates
US7662701B2 (en) * 2003-05-21 2010-02-16 Micron Technology, Inc. Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers
US7008854B2 (en) * 2003-05-21 2006-03-07 Micron Technology, Inc. Silicon oxycarbide substrates for bonded silicon on insulator
US7501329B2 (en) * 2003-05-21 2009-03-10 Micron Technology, Inc. Wafer gettering using relaxed silicon germanium epitaxial proximity layers
US6929984B2 (en) * 2003-07-21 2005-08-16 Micron Technology Inc. Gettering using voids formed by surface transformation
US7153753B2 (en) * 2003-08-05 2006-12-26 Micron Technology, Inc. Strained Si/SiGe/SOI islands and processes of making same
US7544584B2 (en) * 2006-02-16 2009-06-09 Micron Technology, Inc. Localized compressive strained semiconductor

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58138035A (ja) * 1982-02-12 1983-08-16 Nec Corp 半導体装置及びその製造方法
US4621414A (en) * 1985-03-04 1986-11-11 Advanced Micro Devices, Inc. Method of making an isolation slot for integrated circuit structure
US4676897A (en) * 1985-09-26 1987-06-30 Yokogawa Hokushin Electric Corporation Solubilization chromatography
JPS62208638A (ja) * 1986-03-07 1987-09-12 Toshiba Corp 半導体装置の製造方法
US4897154A (en) * 1986-07-03 1990-01-30 International Business Machines Corporation Post dry-etch cleaning method for restoring wafer properties
US4728623A (en) * 1986-10-03 1988-03-01 International Business Machines Corporation Fabrication method for forming a self-aligned contact window and connection in an epitaxial layer and device structures employing the method
JPH01287956A (ja) * 1987-07-10 1989-11-20 Toshiba Corp 半導体記憶装置およびその製造方法
JPH0212920A (ja) * 1988-06-30 1990-01-17 Nec Corp 半導体装置の製造方法
JPH0338044A (ja) * 1989-07-05 1991-02-19 Toshiba Corp 半導体装置の製造方法
JPH04150017A (ja) * 1990-10-12 1992-05-22 Toshiba Corp 半導体装置の製造方法
US5244819A (en) * 1991-10-22 1993-09-14 Honeywell Inc. Method to getter contamination in semiconductor devices
JPH05206146A (ja) * 1992-01-24 1993-08-13 Toshiba Corp 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329269B1 (en) * 1995-03-27 2001-12-11 Sanyo Electric Co., Ltd. Semiconductor device manufacturing with amorphous film cyrstallization using wet oxygen
KR100390909B1 (ko) * 2001-06-12 2003-07-12 주식회사 하이닉스반도체 반도체소자의 게더링 방법
JP2006332221A (ja) * 2005-05-25 2006-12-07 Fuji Electric Holdings Co Ltd 半導体ウェハの不純物除去方法および半導体装置の製造方法
JP2015032720A (ja) * 2013-08-05 2015-02-16 新日本無線株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
KR940022748A (ko) 1994-10-21
US5482869A (en) 1996-01-09
KR0139731B1 (ko) 1998-06-01

Similar Documents

Publication Publication Date Title
JP2889137B2 (ja) 低漏洩基板プレート・トレンチｄｒａｍセルを製作する方法及びそれにより形成されるデバイス
KR0139731B1 (ko) 반도체 장치의 제조방법
JPH07161830A (ja) 半導体記憶装置及びその製造方法
JP3132435B2 (ja) 半導体装置の製造方法
JPH1074921A (ja) 半導体デバイスおよびその製造方法
JP3249892B2 (ja) Ｓｏｉ構造を有する半導体装置の製造方法
JPH01274470A (ja) バイポーラ・トランジスタ装置及びその製造方法
JPH07245400A (ja) 電界効果型トランジスタとその製造方法
JPH0712058B2 (ja) 半導体装置およびその製造方法
JPH0325972A (ja) 半導体記憶装置とその製造方法
JP3725398B2 (ja) 半導体装置及びその製造方法
JPH10107276A (ja) 半導体装置の製造方法
JPH0831928A (ja) 半導体装置の製造方法
JPH1197529A (ja) 半導体装置の製造方法
JP3001588B2 (ja) 半導体装置およびその製造方法
JPH10308448A (ja) 半導体デバイスの隔離膜及びその形成方法
JPH10303384A (ja) 半導体装置の製造方法
JPS639965A (ja) 半導体記憶装置の製造方法
JP3085817B2 (ja) 半導体装置の製造方法
JP3222250B2 (ja) 半導体装置の製造方法
JPH05226466A (ja) 半導体装置の製造方法
TW418499B (en) Manufacturing method of landing pad
JPS6342164A (ja) 半導体集積回路装置の製造方法
JPH06224392A (ja) 半導体装置及び製造方法
JPH0513564A (ja) 半導体装置の製造方法