JPH06274571A - プリント板設計支援システムにおける自動配線処理方式 - Google Patents

Abstract

(57)【要約】 【目的】本発明は表面実装部品とその部品ピンにつなが
るパターン及びプリント板の貫通ビアとして定義された
ビアを一括してライブラリに登録されたプリント板設計
支援システムにおける自動配線処理方式に関し，部品ピ
ン間の配線を行った時にライブラリに登録されたビアを
変更して効率的な配線パターンを得ることを目的とす
る。 【構成】ライブラリと，部品情報と部品ピン及びビアを
含む配線パターン及び部品のプリント板上での配置情報
を含むパターンファイルを備える。パターンファイルか
ら部品ピン間の接続情報から各ネットについてプリント
板の層間の接続を含む部品ピン間を配線する処理を行
い，配線されたネットについて，ライブラリに一括登録
されたビアの有無を検索し，該当するビアについては，
プリント板の層間の接続状態に応じてビアを修正するよ
う構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はプリント板設計支援シス
テムにおける自動配線処理方式に関する。プリント板設
計の概要としては，仕様／機能決定，回路設計，実装設
計という手順で行われる。この中で実装設定では部品の
基板上への配置処理，及び同一ネットを有する部品ピン
間の配線処理（自動配線及び手作業による配線修正）が
行われる。

【０００２】近年，プリント板はますます大規模化，高
密度化され，それに伴い自動配線処理の正否は重要視さ
れてきている。

【０００３】

【従来の技術】図５は従来の自動配線処理プログラムの
機能の説明図である。図５のＡ．には表面実装を行うた
めのＬ１層〜Ｌ４層から成る４層のプリント板の断面を
示す。図中５０はプリント板，５１，５６は表面実装部
品（ＳＭＤで表示），５２，５３，５７，５８はＳＭＤ
の端子を表面で接続するための部品ピン，５４，５５は
ビア（ＶＩＡ）である。ビアはプリント板表面で接続で
きないピン間の接続を内層または裏面で接続するための
層間の導電体ホールを持つ端子であり，ビア５４はＬ３
層とＬ４層を接続し，ビア５５はＬ２層，Ｌ３層及びＬ
４層の間を接続する。

【０００４】従来の自動配線処理プログラムでは，Ａ．
に示すようなＳＭＤ５１，５６とそれぞれの各部品ピン
５２，５３，５７，５８等の部品情報や，部品の配置や
部品ピン間を接続するネットを形成するためのパターン
及び層間を接続するためのビアの配置（ビアの構造）を
表す情報を元に，配線のルートの決定を自動処理する機
能を有していた。

【０００５】その処理において，図５のＢ．やＣ．のよ
うなパターンを認識してそれぞれ次のような判断を行
う。すなわち，Ｂ．にはプリント板５０の一部のＬ３層
の接続パターン（上面から見たパターン）の例を示す
が，このＬ３層ではビア５４と５５の間が接続されてい
るため，この２つのビアが配置されている位置に他のパ
ターン（配線）を発生できないと判断する。また，Ｃ．
の場合はプリント板５０のＬ２層の接続パターンの例を
示す。このＬ２層の場合，ビア５５にはこの層の他のビ
ア（図示せず）との間で接続パターンが配置されている
ので，この位置に他のパターンを接続できない。しか
し，点線で示すビア５４は上部のＬ３層で終端している
ので，Ｌ２層のビア５４に対応する位置に他のパターン
を発生することができると判断して，必要な配線パター
ンを発生して，配線率を向上する。すなわち，従来はパ
ターン発生時にビアの構造が決まるので，他のネットの
自動配線時に，ビアの発生箇所について，各層でパター
ン発生の可否を判断しながら配線を行っている。

【０００６】このように，従来の自動配線処理プログラ
ムでは，入力される部品の配置や，パターンのデータと
して各ビアが層間（ビア５４はＬ４層とＬ３層の間，ビ
ア５５はＬ４層とＬ３層及びＬ２層の間）または，貫通
（Ｌ４層とＬ１層の表裏面の間）の何れかのビアを使用
するかを自動選択する機能を有し，それによって配線率
の向上を実現している。すなわち，使用するビアの種類
は自動配線時に決まり，そのビアの構造に対応してビア
を発生した箇所に他の層（図５のＢ．やＣ．）でパター
ン発生の可否を判断する機能を持っている。

【０００７】

【発明が解決しようとする課題】上記のように自動配線
プログラムでは，処理の対象として入力される部品情報
や，パターンデータの中にビアの構造が定義（層間接続
の構造，または貫通接続か等）されているので，層間接
続のビアが配置されていても上の層でビアが終端してい
ると，その下層の同じ位置に他のパターンを配置できる
と判断が可能である。

【０００８】しかし，ＱＰＦ（Quad Flat Package)等の
ようにピン数が多く端子間のピッチが狭いＳＭＤ（表面
実装部品）を使用した場合に，ＳＭＤの端子を直接配線
対象として自動配線処理を実行すると，図８に示すＳＭ
Ｄの端子を直接自動配線の対象とした場合の説明図に示
す問題が発生する。すなわち，ピン数が多く端子間のピ
ッチが狭いＳＭＤの端子を直接自動配線の対象とした場
合，図８に示すように同じＳＭＤの他の端子の配線が邪
魔をして，ＳＭＤの端子のうち相当数の端子が配線でき
なくなるという問題がある。

【０００９】この問題を解消するために，一般的に図９
に示すＳＭＤの各端子からのラインの引き出しを用いる
方法が用いられる。この方法は，自動配線処理を実行す
る前に，図９に示すようにＳＭＤの端子から自動配線処
理が容易になるような場所までラインを引き出し，その
箇所にビア（ＶＩＡで表示）を発生させ，ＳＭＤの端子
の代わりにそれらのビアを配線対象としている。

【００１０】ＳＭＤを使用する場合，別の層での接続を
考慮して自動配線の前処理として，その部品ピンからパ
ターンとビアを発生させ，そのビアの他の部品ピンを自
動配線する方法である。その際，表面実装部品（ＳＭ
Ｄ）の部品ピンからパターンとビアを発生する作業を，
設計の都度行うのではなく，ライブラリにＳＭＤとそれ
に接続するパターンとビアを一括登録しておくことによ
り，前処理の作業工数を削減している。

【００１１】図６にライブラリに登録されるパターンの
例を示す。この例では，ＳＭＤ６３と，各部品ピン６
２，６４及び各部品ピン６２，６４に対応するビア６
１，６５の各パターンが，部品データ６０としてライブ
ラリに一括して登録される。

【００１２】しかし，部品と一括してライブラリに登録
されるビア６５については，その配線状況に関係なく，
ライブラリ上では貫通ビアと定義されているので，他の
ネットの配線をすることが困難となり，自動配線の配線
率を落とす原因となる。

【００１３】図７は従来の問題点の説明図である。図７
には，上記図６に示すパターンを持つ部品データがライ
ブラリに登録されている場合の自動配線処理を行う例が
示されている。

【００１４】図７のＡ．に示すようにプリント板７０上
に図６に示す部品を２つ配置する場合，ＳＭＤ６３の部
品ピン６４，６２に対応するビア６５，６１は，ライブ
ラリの定義により貫通ビア（Ｌ１層〜Ｌ４層の各層と接
続している）である。

【００１５】この場合，図７のＢ．に示すプリント板７
０のＬ３層のビア６５，６１の位置には接続パターンが
存在すると同時に貫通ビアが存在するので他のパターン
が発生できないと判断される。また，図７のＣ．に示す
Ｌ２層の場合，ビア６１の位置には接続パターンが存在
するので他のパターンを発生できないと判断され，ビア
６５の位置には配線パターンが存在しないが，貫通ビア
なので他のパターンは発生できないと判断される。

【００１６】本発明はライブラリに登録されているビア
についても，接続状態によりビア種類の変更やビアの削
除を行うことができる自動配線処理方式を提供すること
を目的とする。

【００１７】

【課題を解決するための手段】図１は本発明の原理的構
成図である。図１において，１は処理装置，２は部品情
報とＳＭＤのピンに接続するパターン，ビアが登録され
たライブラリ，３は前記ライブラリ２を参照して得られ
た部品情報やＳＭＤのピンに接続するパターンやビア等
の情報及び部品の配置情報が格納されたパターンファイ
ル，４は配線終了後のパターンファイルである。また，
処理装置１において，１０は部品ピン間配線手段，１１
はビアパターン層判別手段，１２はビア修正手段であ
る。

【００１８】本発明はライブラリに登録されているビア
について，部品ピン間の配置を行った時にライブラリに
登録されたビアの接続を判断して，貫通ビアにする必要
のないものや，ビアが不要なものに対してはビアの設置
や構造を修正して，効率的な配線パターンを発生するも
のである。

【００１９】

【作用】図１において，処理装置１の部品ピン間配線手
段１０は最初にパターンファイル３から部品ピン間の接
続情報を取り出し，優先順位の高いネットから部品ピン
間の配線を行う。次に，ビアパターン層判別手段１１
は，そのネット内のビアについて，ライブラリ２を探索
して登録されているビア（貫通ビアとして登録）か判別
し，存在した場合は，前記部品ピン間配線手段１０によ
り配線された接続状況を識別して当該ビアにより接続す
る層を判別する。この判別によりビアが不要であるか，
または使用する場合に表面層とどの内層を接続すればよ
いかを識別する。この判別結果によりビア修正手段１２
は，ライブラリ２に貫通ビアとして登録されているビア
情報について，削除または内層ビアに修正する。

【００２０】このようにビア情報を修正した後，修正後
の情報を用いて再び部品ピン間配線手段１０において部
品ピン間の配線を行うと，貫通ビアが削除された，内層
ビアに変更することによって，効率の良い配線パターン
を発生することが可能となる。

【００２１】

【実施例】図２は本発明が実施されるシステム構成図で
ある。図２において，２０はＣＰＵ，２１はメモリ，２
２はファイル入出力部（ファイルＩ／Ｏで表示），２３
〜２５は二次記憶装置（磁気ディスク装置等）に設けら
れたライブラリまたはファイルであり，２３は部品情
報，ＳＭＤのピンの接続パターンやビア（貫通ビアとし
て定義されている）が登録されるライブラリ，２４は部
品情報，ＳＭＤピンの接続パターンと共に，ビアの情報
や部品配置情報を含むパターンファイル，２５はパター
ンファイル２４の内容に対し自動配線が終了したパター
ン及びビア情報が追加された配線終了後のパターンファ
イルである。

【００２２】図２のシステムにおいて，メモリ２１に自
動処理のプログラムが格納された後，ＣＰＵ２０に配線
処理が実行される。図３は実施例の処理フローである。

【００２３】最初に，ライブラリ２３から部品につなが
るビア・パターン情報を取り出し（図３のＳ１），パタ
ーンファイル２４から部品配置情報・部品ピン間の接続
情報を取り出す（同Ｓ２）。これらの情報は，図２のフ
ァイルＩ／Ｏ２２を介してメモリ２１にロードされる。
ここで，１ネット分（他の部品を介さず直接ピンを介し
て接続する信号線）の配線を行う（同Ｓ３）。

【００２４】次に配線された中にライブラリ２３に登録
されたビアが，存在するか判断し（同Ｓ４），存在しな
い場合はそのネットについての配線を終了するが，存在
する場合は処理対象ビアがパターン（プリント板の部品
実装をする表面のパターンまたは裏面のパターン）と同
一層でのみ接続するか判断する（同Ｓ５）。ここで，表
面または裏面のパターンと同一層でのみ接続することが
分かると，プリント板の内層に延びるビアは不要である
から，ビアを削除する処理を行う（同Ｓ６）。

【００２５】前記Ｓ５において，処理対象ビアがパター
ン（表面または裏面）と同一層でのみ接続していないこ
とが分かると，次に処理対象ビアがパターン（表面また
は裏面）の同一層と内層とで接続しているか判断し（同
Ｓ７），イエスの場合はビアが貫通ビアである必要がな
いので，接続している層までを接続する層間ビアに変更
する（同Ｓ８）。このＳ５〜Ｓ８の処理は存在する全て
のビアに対して順次繰り返して実行される。一つのネッ
ト分の全てのビアが終了したことが判別されると（同Ｓ
９），次に全ネットについて終了したか判断し（同Ｓ１
０），終了していない場合は，次の１ネット分について
配線を行い（同Ｓ３），以下同様の処理を全ネットにつ
いて実行する。

【００２６】図４は本発明によるビアの変更処理の具体
例である。図４のＡ．は，ビア削除の例である。に示
すように配線の対象となる貫通ビアが(a) と(b) の２つ
存在する時，その中のビア(a) が上記図３のＳ５におい
て，表面または裏面のパターンと同一層でのみ接続され
ていると判断されると，そのビア(a) は不要であるから
に示すように削除される。この削除により，Ｌ４層以
外の層のビア(a) が設けられていた個所に, 他のパター
ンを発生させることが可能となるため, プリント板全体
の配線率の向上が期待できる。

【００２７】次に図４のＢ．はビア変更の例である。こ
の場合，に示すように，ビア(a)は貫通ビアとして定
義されているが, 上記図３のＳ７において，表面のパタ
ーンの層と内層（Ｌ３）とで接続していることが分かる
ので，貫通ビアをのように層間ビア（表面のＬ４層と
Ｌ３層間を接続するビア）に変更する。この場合も，Ｌ
２層，Ｌ１層のビア(a) の個所に他のパターンを発生さ
せることが可能になるため, プリント板全体の配線率を
向上することができる。

【００２８】

【発明の効果】本発明によれば，ライブラリに登録され
た既配線のビアの変更をすることで他のネットの配線が
容易になり，結果として自動配線の配線率が向上するこ
とが可能となる。また，手作業による未配線区間の配線
作業時間が少なくなり，設計工数を削減することができ
る。

【図面の簡単な説明】

【図１】本発明の原理的構成図である。

【図２】本発明が実施されるシステム構成図である。

【図３】実施例の処理フローである。

【図４】本発明によるビアの変更処理の具体例である。

【図５】従来の自動配線処理プログラムの機能の説明図
である。

【図６】ライブラリに登録されるパターンの例である。

【図７】従来の問題点の説明図である。

【図８】ＳＭＤの端子を直接自動配線の対象とした場合
の説明図である。

【図９】ＳＭＤの各端子からのラインの引き出しを用い
る方法の説明図である。

【符号の説明】

１ 処理装置 １０ 部品ピン間配線手段 １１ ビアパターン層判別手段 １２ ビア修正手段 ２ ライブラリ ３ パターンファイル ４ 配線終了後のパターンファイル

Claims (2)

【特許請求の範囲】
1. 【請求項１】 表面実装部品とその部品ピンにつながる
   パターン及びプリント板の貫通ビアとして定義されたビ
   アを一括してライブラリに登録されたプリント板設計支
   援システムにおいて，前記ライブラリと，部品情報と部
   品ピン及びビアを含む配線パターン及び部品のプリント
   板上での配置情報を含むパターンファイルを備え，前記
   パターンファイルの部品ピン間の接続情報から各ネット
   についてプリント板の層間の接続を含む部品ピン間を配
   線する処理を行い，前記配線されたネットについて，前
   記ライブラリに一括登録されたビアの有無を検索し，該
   当するビアについては，プリント板の層間の接続状態に
   応じてビアを修正することを特徴とするプリント板設計
   支援システムにおける自動配線処理方式。
2. 【請求項２】 請求項１におけるビアの修正は，プリン
   ト板の表面または裏面と同一層によってだけ接続するビ
   アを削除し，表面または裏面の層と内層間とを接続する
   ビアを，対応する接続を持つ層間ビアに変更することを
   特徴とするプリント板設計支援システムにおける自動配
   線処理方式。